制造电路载体的方法以及该方法的应用技术

提供一种制造电路载体的方法以及所述方法的应用，所述方法包括：在提供印刷电路板（ａ）之后，在其至少一个侧面上利用电介质涂敷电路板（ｂ）；利用激光烧蚀构造电介质，用于在其中制造沟槽和过孔。接着，将底料层沉积到电介质上，要么沉积到其整个表面上，要么仅沉积到所制造的沟槽和过孔中（ｄ）。将金属层沉积到底料层上，沟槽和过孔完全由金属填充以在其中形成导体结构（ｅ）。最后，如果将底料层沉积到电介质的整个表面上，则除去过量金属和底料层，直到暴露出电介质，而使导体结构保持完整（ｆ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及制造电路载体的方法以及该方法的应用。可以从现有技术中获知这种类型的制造方法，其通常执行以下方法步骤i)提供基板，所属基板由至少一个电介质层和在其至少一侧上的铜层组成；ii)根据要形成的导体图案来构造基板的表面；iii)在与用于形成导体结构的导体图案相应的区域中沉积导电材料；以及iv)除去导体图案外的导电材料。或者，可以通过在步骤ii)中构造基板表面之后选择蚀性地蚀刻掉暴露出的基体铜来形成导体图案。为了构造表面，例如可以使用诸如光刻或激光烧蚀的方法步骤。由于光刻工艺在制造非常精细的导体图案时存在限制，因此作为激光技术和基板材料进一步发展的结果，激光直接成像逐渐取代了利用光刻来构造基板表面。更为具体地，当前的方法主要是盖孔技术(tenting technique)(使用负光刻胶来对板材料的外侧进行构图同时覆盖其中的通孔且随后蚀刻外部的铜覆层)、构图-和-蚀刻技术(使用负光刻胶来对板材料的外侧进行构图，在图案中形成金属抗蚀剂并最后除去光刻胶用于随后蚀刻外部的铜覆层)以及半添加技术(采用微分蚀刻(differentialetch))。对于实现HDI导体结构(HDI＝高密度互连；导体结构包括线宽至多为100μm且之间的间隔至多为100μm的电路迹线)的唯一差别是由在板的表面上施加表面厚度的初始铜层引起的。迄今为止在工业中使用的HDI导体在大于95％的程度上是由位于板表面上的分立电路形成的。通过机械钻的通孔或通过激光钻的微过孔来使不同电路平面中的结构电连接。在上述技术中的任意一种的情况下，需要铜覆层(例如树脂涂敷铜(RCC))的叠层或叠置到芯板上的裸露外层。产生这种HDI板的制造工序由17-20个制造步骤组成并且还为可能的错误提供了广阔的平台。由于导体结构的小尺寸，而使在不同导体平面中的独立导体结构之间的错位导致了对HDI板的限制。常规制造的HDI板的缺点是由于多种原因造成的导体结构中的线和间隔的产生主要取决于在减去式蚀刻工艺(subtractive etchprocess)之前给定的蚀刻深度和取决于所采用的光刻胶的厚度。外层电路的厚度和相关的线分辨率如下如果使用厚度为38-50μm的负(光致)抗蚀剂和厚度为5-17μm的铜覆层，并且如果额外地将铜电镀到25μm厚，则利用盖孔技术，可以获得75μm导体线宽和相邻导体迹线之间的间隔降至100μm的可能分辨率。较薄的抗蚀剂允许具有较好的蚀刻分辨率，但在另一方面它们的盖孔能力受到限制。或者，如果使用厚度为38μm的负(光致)抗蚀剂和厚度为5-25μm的铜覆层(加上5-10μm的闪铜(flash copper)镀层)，进一步如果额外地将铜构图-电镀到25μm厚并且如果使用厚度为5-10μm的(金属)抗蚀剂(Sn、Sn/Pb或Ni/Au)，则利用构图-和-蚀刻技术，可以获得具有50μm线宽和75μm间隔的可能分辨率。根据所遵循的工艺路线的类型，总的蚀刻深度可以从10μm变化到高至25μm以上。如果首先用0.6-0.9μm厚的无电镀铜层覆盖裸露的板叠层并使用38μm厚的负(光致)抗蚀剂(其允许以厚度至少为25μm的图案镀铜)，则通过最后利用半添加技术，可以获得具有25μm线宽和35μm间隔的且具有等于1.2的蚀刻因数的可能分辨率。在这种情况下，利用微分蚀刻工艺可以除去共用的闪铜层。然而，在这种情况下，需要例如在适当的强酸或强碱溶液中剥离在铜层下面的由用于无电镀铜的催化剂层所产生的残余钯。上面列出的三种制造HDI电路的技术是各种故障机理之源，其必须被考虑并且要对可获得的目标的最大化负责。首先，在按压叠层以产生板材料时在x和y方向(经线和纬线)上存在容差在产生多层电路期间，对平面度的要求关系到进一步的成功和成品板的产量的主要问题(在构造外层之前)。因此，业界已经研发了层叠方法以便对板引起最少量的应力并除去经纬方向(弯曲和扭曲)上的内部张力。由于印刷电路叠层的延长模数在所有三维(x、y、z)上不同，因此所获得的偏差可以被限定在±250μm内(在所有情况下使用相同的叠层和完全相同的压力参数来通过DOE进行测量)。第二，存在工具和对准容差所有机械和光刻制造步骤需要与参考点(或几个参考点)对准。通常，由硬金属针(孔对针)或由光学靶来提供这种参考点。温度改变及操作者的精度允许横跨生产板(其具有大至18”×12”(45cm×30cm)或甚至18”×24”(45cm×60cm)的尺寸)的表面区域的±25μm的最大对准能力。在大部分情况下，在扇形失配中，可以发现从内层到外层的故障。虽然CNC钻孔机器可以适应于这些扇形偏差并且人们一旦觉察就纠正这些偏差，但是光刻操作并不提供100％的解决方案来补偿这些误差。这种现象在印刷电路板制造工艺中导致接近故障的结果。第三，出现图像转移容差对准风险、加上扇形偏差以及厚度为37μm的厚膜抗蚀剂具有由于散射光而引起的过曝光或曝光不足的风险的事实，产生了误差的倍增。业界对此的反应是产生目标焊盘，例如封装焊盘、和孔，焊盘直径与孔直径的比率近似为3∶1。这导致在孔的周围形成圈环，以平衡孔的位置相对于焊盘位置的失配。第四，存在显影、金属抗蚀剂和蚀刻容差光刻胶的化学显影总是受到在成像期间的散射光效应或其他误差源的风险的影响。例如，可以显影去掉半固化或过固化的抗蚀剂，或者抗蚀剂显影不充分以至于抗蚀剂残留在抗蚀剂侧壁的底部(侧面)。在施加抗蚀剂之前，不得不根据必须提供多少抗蚀剂才能获得期望的尺寸，来做出估计。这需要专家。当使用碱或酸蚀刻来产生电路时，出现相同的问题。在这种情况下，必须考虑所谓的过蚀刻因素以获得最终(目标)尺寸(总导体尺寸容差的±10-40％作为底切(undercut))。电镀图案的外层首先在铜层厚度上承受±20-60％的偏差。这反映出蚀刻深度的偏差导致蚀刻底切。另外，在抗蚀剂上过生长的金属使得几乎不可能使具有分别小于50μm的线宽和间隔的导体结构之间的间隔在物理上清晰。第五，存在钻孔容差机械和激光钻孔通常承受源自钻头和机器的失准、(旋转)偏移的容差，后者主要是由于重复、加工和深度精度。利用具有上述所有容差的常规技术并且甚至利用上述技术采用最高标准，也仅允许有1-2个线宽为50-100μm的电路迹线在两个包括孔的封装焊盘之间通过，焊盘的间距为0.8-1mm。将图案设计成有两条电路迹线在两个焊盘之间通过需要精细的线结构和利用激光的焊料抗蚀剂烧蚀。在这种情况下，电路的线宽在50μm的范围内。这些电路迹线存在于外层或内层的电介质表面的顶部上，借助于所谓的铜覆层处理，迹线很好地附着到下方板基板，该处理具有3-6μm的粗糙度。通过所使用的图像转移器件的精确度来使得线宽和间隔的最佳可再现容差处于±10μm的范围内。以线宽为50μm且其间的间隔为50μm的电路迹线告终，要使用的焊盘仍将必须具有大于120μm的直径。这些焊盘的圆环具有大约50μm的宽度。电路迹线与板基板之间的处理粗糙度限制了电路的完全性，由于制造和组装所需的表面附着力，而不能将其放弃。然而，这种结构进一步具有的问题在于阻抗控制和高频应用由于该粗糙度而受到限制。使用上述技术不能提供制造电路板的解决方案，所述电路板适合于直接安装和电连接半导体芯片和具有极细间距的连接端子的半导体芯片封本文档来自技高网...

【技术保护点】
一种制造电路载体的方法，所述方法包括以下方法步骤：ａ）提供印刷电路板；ｂ）在其至少一个侧面上利用电介质涂敷所述电路板；ｃ）利用激光烧蚀构造所述电介质以在其中制造沟槽和过孔；ｄ）将底料层沉积到所述电介质的整个表面上或将所述底料层仅沉积到所制造的沟槽和过孔中；ｅ）将金属层沉积到所述底料层上，所述沟槽和过孔完全由金属填充以在其中形成导体结构；并且ｆ）如果在方法步骤ｄ）中将所述底料层沉积到所述整个表面上，则除去除所述沟槽和过孔中之外的所述金属层和所述底料层，以暴露所述电介质。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：汉尼斯P霍夫曼，
申请(专利权)人：埃托特克德国有限公司，
类型：发明
国别省市：DE[德国]