印刷电路板制造技术

一种印刷电路板，包括本体以及片状的防电磁干扰单元。上述本体具有基板以及设置于其上的导体，其中导体连接所述基板上的电子元件。所述片状的防电磁干扰单元是以印刷、镀层、或沉积的方式形成于所述导体电子元件或基板上，用于防止电磁干扰。

【技术实现步骤摘要】

本专利技术涉及一种印刷电路板(Printed Circuit Board，PCB)，具体而言，涉及一种可防止电磁干扰(Electromagnetic Interference，缩写为EMI)的印刷电路板。
技术介绍
防止电磁干扰是目前电子线路设计中的一个重要课题，大部分的电磁干扰主要是由辐射信号源通过传导、辐射等传播方式所产生，传统的防止电磁干扰方法主要是通过设置滤波、屏蔽与接地等装置来实现。一般来说，上述滤波、屏蔽以及接地装置通常必须通过机械组装的独立元件，且大多通过覆盖或与电路耦合的方式来实现防止电磁干扰的目的。然而，由于此类防止电磁干扰元件往往占用了大量的电路板面积，因此容易增加电路板的尺寸与重量，同时也造成电路设计上的困难。另外，其他的防电磁干扰的方法是采用在印刷电路板上覆盖大面积的屏蔽层，利用其与接地层相连、对元件周边的包围等方式来达到防止电磁干扰的目的。但是由于其防止电磁干扰的方式没有能力针对具体的频段和位置进行灵活地改变设置，所以防止电磁干扰的功能有限，并且可能由于屏蔽层的干扰作用，进而对正常信号产生不良的影响。
技术实现思路
本专利技术提供一种印刷电路板，包括本体以及片状的防电磁干扰单元。上述本体包括电路基板以及设置于其上的导体。上述片状的防电磁干扰单元是以印刷、镀层、或沉积的方式形成于上述导体或基板上，用于防止电磁干扰。在一优选实施例中，上述本体包括多层基板，其中防电磁干扰单元位于上述基板之间。在一优选实施例中，上述本体还包括第一导电层、第二导电层，且基板包括过孔(via hole)，上述导体位于过孔内并且电连接第一、第二导电层，其中防电磁干扰单元形成为环绕上述导体。在一优选实施例中，上述过孔为通孔(through hole)、盲孔(blindhole)、或埋孔(buried hole)。在一优选实施例中，上述防电磁干扰单元为标准化构件，且每一电磁干扰单元分别具有特定的电气参数，根据防电磁干扰单元以及上述导体的电气参数，来设计印刷电路板的电路布局。在一优选实施例中，上述防电磁干扰单元以层叠的方式设置。在一优选实施例中，上述防电磁干扰单元以串联的方式连接上述导体。在一优选实施例中，上述本体具有多个并排设置的导体，其中上述防电磁干扰单元是形成单一整体，并且共同作用于上述导体。附图说明图1表示本专利技术的印刷电路板的示意图； 图2A表示本专利技术中另一实施例的示意图；图2B表示本专利技术中另一实施例的示意图；图3A、3B表示本专利技术中另一实施例的示意图；以及图4表示多个防电磁干扰单元与电路结构耦合的示意图。具体实施例方式首先请参阅图1，该图是表示一印刷电路板的示意图。上述印刷电路板主要包括本体S以及多个片状的防电磁干扰单元P、P’，上述防电磁干扰单元P、P’分别具有特定的几何形状，并可通过印刷、镀层、沉积、或蚀刻等工艺技术形成于本体S表面(例如防电磁干扰单元P)或者本体S内部(例如防电磁干扰单元P’)，由此达到防止电磁干扰的功效。本实施例中的印刷电路板例如为双层印刷电路板，其中本体S包括两个基板S1、S2。如图1所示，上述防电磁干扰单元P形成于基板S1表面，防电磁干扰单元P’则形成于基板S1、S2之间。特别地是，上述防电磁干扰单元P、P’例如为磁性材料或其它介电材料，由于其是通过多层印刷、镀层、沉积、或蚀刻等技术所形成，故可具有极小的厚度且不占体积。然而，上述防电磁干扰单元P、P’也可为标准化构件，并且分别具有特定的电气参数，在本实施例中可通过预先计算每个防电磁干扰单元以及印刷电路板上其它电路结构的电气参数，作为整体电路设计的依据，如此一来不仅可有效地防止电磁干扰，同时具有简化电路设计以及节省空间等功效。接着请参阅图2A，该图是表示本专利技术中另一实施例的示意图。如图2A所示，在本实施例的基板S1上方设置有多个导体C(例如金属导线或电子元件)，其中防电磁干扰单元P是通过印刷、镀层、沉积、或蚀刻等工艺技术形成于导体C周围，进而可有效地防止电磁干扰。再请参阅图2B，上述防电磁干扰单元P也可仅局部地形成并覆盖于导体C的上表面以及侧表面，此时防电磁干扰单元P两侧与基板S1相连接，如此同样地可通过覆盖的方式达到防止电磁干扰的效果。接着再请同时参阅图3A和3B，这两幅图是表示本专利技术中另一实施例的示意图。在本实施例中的印刷电路板本体S具有第一导电层M1和第二导电层M2，且基板S1具有过孔H(例如为一通孔、盲孔、或埋孔)，其中导体C设置于过孔H内，用于电连接第一、第二导电层M1、M2。特别地是，上述防电磁干扰单元P是使用印刷、镀层、沉积、或蚀刻等工艺技术而形成为环绕导体，且防电磁干扰单元P是位于导体与基板S之间。如图3A、3B所示，由于上述防电磁干扰单元P形成管状结构并且环绕导体C，因此可具有防止电磁干扰的功效。接着请参阅图4，该图是表示多个防电磁干扰单元与电路结构耦合的示意图。本实施例中的印刷电路板主要包括本体S以及多个片状防电磁干扰单元P1、P1’、P2、P3，上述防电磁干扰单元P1、P1’、P2、P3可为相同或者不同的标准化构件，并以印刷、镀层、沉积、或蚀刻等工艺技术形成于本体S上的电路结构表面，其中每一标准化构件分别具有特定的电气参数。特别地是，上述防电磁干扰单元P1、P1’、P2、P3是与上述电路结构耦合，因此可通过预先计算印刷电路板上每个防电磁干扰单元P1、P1’、P2、P3与上述电路结构的电气参数，作为整体电路布局的依据，借此不仅有效地防止电磁干扰，同时具有简化电路设计以及节省空间等功效。特别地是，上述防电磁干扰单元P1、P1’、P2、P3也可通过各种不同的方式相互地结合设置，例如图4中防电磁干扰单元P1、P1’是通过多层印刷、镀层、沉积等方式相互层叠所形成，借此可适当地改变防电磁干扰材料的厚度与形状，以针对特定频率的辐射产生衰减、吸收、滤波、或者屏蔽等作用。由于本专利技术中的防电磁干扰单元具有厚度小与不占体积的优点，因此可大幅减少印刷电路板的尺寸与重量，同时可简化电路设计上的困难。此外，如图4中A1、A2处所示，多个防电磁干扰单元P2是耦合于电路结构中的同一导体C，即通过串联的方式改变其防止电磁干扰的特性与效能。此外，如图4中的B处所示，电路板本体S上具有并排设置的导体C，其中多个对应的防电磁干扰单元P3是并排设置同时耦合上述导体C；在本实施例中，上述电磁干扰单元P3是共同作用于并排的导体C，由此适当地改变其防止电磁干扰的特性与效能。如前所述，在本实施例中主要是将防电磁干扰单元P1、P1’、P2、P3与电路结构耦合，并且通过预先计算每个防电磁干扰单元P1、P1’、P2、P3与上述电路结构的电气参数，作为整体电路布局上的重要依据，借此以达到简化电路设计以及节省空间的目的。综上所述，本专利技术提供一种可防止电磁干扰效能的印刷电路板，通过将防电磁干扰单元以印刷、镀层、沉积、或蚀刻等制造技术形成于印刷电路板的本体表面或本体内部，可针对特定频率的辐射产生衰减、吸收、滤波或者屏蔽等作用，进而有效地防止电磁干扰，同时具有简化电路设计以及节省空间等功效。符号说明C～导体 H～过孔M1～第一导电层M2～第二导电层P、P’、P1、P1’、P2、P3、P4～防电磁干扰单元S～本体 S1、S2～基板权利要求1.一种印刷电路本文档来自技高网...

【技术保护点】
一种印刷电路板，包括：本体，包括基板以及导体，所述导体连接所述基板上的电子元件；以及至少一个片状防电磁干扰单元，形成于所述本体上，用于防止电磁干扰。

【技术特征摘要】

【专利技术属性】
技术研发人员：张智海，
申请(专利权)人：明基电通信息技术有限公司，
类型：发明
国别省市：32[中国|江苏]