整合被动元件的半导体封装结构制造技术

本发明专利技术公开一种整合被动元件的半导体封装结构，该整合被动元件的半导体封装结构包括基板以及至少一设置在该基板上的焊接部，在一具有至少一焊接部的基板上焊接一被动元件，该焊接部具有两个相对设置的焊垫，该被动元件的两端分别焊接在该两个焊垫上，该焊垫是一由平行边及垂直边构成的矩形结构，其中该平行边与两个焊垫直线连接方向相互平行，该垂直边与两个焊垫的直线连接方向相垂直，该平行边的长度小于垂直边的宽度。本发明专利技术的整合被动元件的半导体封装结构可防止产生墓碑效应，提升产品制程优良率，并避免产生桥接短路。

【技术实现步骤摘要】

本专利技术是关于一种整合被动元件的半导体技术，特别是关于一种整合被动元件的半导体封装结构。
技术介绍
由于半导体制程的进步以及半导体芯片上电路功能的不断提升，半导体装置的发展走向高度集成化；以球栅阵列(BGA)半导体装置为例，这种由阵列方式植布在基板底面上的焊球(Solder Ball)，为半导体芯片与印刷电路板(PCB)等外界装置提供电性连接结构，与传统以导线架(Lead frame)为主的半导体装置相比，该球栅阵列半导体装置在相同单位面积内设有较多的输出/输入连接端，可容纳更多的电子电路及半导体芯片接置在输出/输入连接端上。半导体装置的集成化，封装构造的接脚数目也随之增加，由于接脚数目与线路布设增多，导致噪声随之增大；因此，为消除噪声或用于电性补偿，一般在半导体封装构造中加入被动元件，如电阻元件、电容元件与电感元件，消除噪声与稳定电路，使封装的半导体芯片可符合电性特性的要求。目前，被动元件电性连接在基板上，一般是在基板的焊垫(SolderPad)上涂布形成焊料(Solder paste)，使该被动元件借由焊料电性连接在基板的焊垫，焊接方式一般采用回焊(Reflow-Soldering)制程，如图1A及1B所示，在一基板11上提供两个相对设置的焊垫12a、12b，在该被动元件13的作用面上具有两个电极垫13a，使该被动元件13的两个电极垫13a借由焊料14接置在两个相对设置的焊垫12a、12b上，且该焊垫12a、12b之间具有一定的间距d1，在回焊作业进行时，借由该焊料14将该被动元件13电性连接在该焊垫12a、12b上。该基板11接置被动元件13时，由于该焊垫12a或12b的平行边x1(与该被动元件13的两个电极垫13a、13b直线连接方向平行的一侧)大于垂直边y1(与该两个电极垫13a、13b直线连接方向垂直的一侧)，在回焊作业进行时，造成两个焊垫12a、12b相对拉力过大，如图1A所示的A1、A2箭头方向，导致该被动元件13两端焊料14熔化后产生的表面张力不均匀，使该被动元件13因受力不均无法保持平衡，于是该被动元件13两端因拉力不对称产生一端翘起的墓碑效应(Tombstone effect)，此时，该被动元件13无法与焊垫12a、12b形成完全的电性连接关系，导致制成品电性连接质量不良。此外，该被动元件13若为电容，且该被动元件13的两个电极垫13a、13b之间的间距d1过小，导致基板11上相对应的焊垫12a、12b过于接近，该被动元件13接置在基板11的焊垫12a、12b后焊料14溢出，导致两个原本应分离的焊垫12a、12b，因焊料14的溢流形成电性连接关系，造成桥接(bridge)短路的情况发生。因此，如何提出一种整合被动元件的半导体封装结构，避免现有技术中的种种缺失，提高半导体封装的导电质量，防止墓碑或桥接短路的情况发生，实为目前亟待解决的技术课题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种整合被动元件的半导体封装结构，防止产生墓碑效应，提升产品制程优良率。本专利技术的另一目的在于提供一种整合被动元件的半导体封装结构，避免产生桥接短路。为达上述及其它目的，本专利技术提供一种整合被动元件的半导体封装结构，该整合被动元件的半导体封装结构包括基板以及至少一设置在该基板上的焊接部，在一具有至少一焊接部的基板上焊接一被动元件，该焊接部具有两个相对设置的焊垫，该被动元件的两端分别焊接在该两个焊垫上，该焊垫是一平行边及垂直边构成的矩形结构，其中该平行边与两个焊垫直线连接方向相互平行，该垂直边与两个焊垫的直线连接方向相互垂直，其中，该平行边的长度小于垂直边的宽度。该基板包括一半导体芯片接置区以及一环设在该半导体芯片接置区外用于线路布设的线路布设区，该焊接部形成在该线路布设区中，在该焊垫表面形成焊料，该焊料将该被动元件接置在该基板的焊垫上，该焊垫与该被动元件是以回焊(Reflow-Soldering)制程进行焊接。该两个焊垫之间具有一定的间距，该特定间距避免该被动元件接置在焊垫上后该焊料产生溢流形成焊垫桥接(bridge)短路。该基板是印刷电路板或半导体芯片的封装基板；该被动元件是电容元件、电阻元件、电感元件或组成群组中的一种。本专利技术的整合被动元件的半导体封装结构是两个对称设置在基板上的焊垫，它是一平行边及垂直边构成的矩形结构，其中该平行边与两个焊垫直线连接方向平行，该垂直边与两个焊垫的直线连接方向垂直，该平行边的长度小于垂直边的宽度，在该焊垫上形成焊料用于焊接该被动元件时，该焊垫长宽比例的设计令焊料在回焊制程中降低向外的拉力，避免现有技术中因焊垫与该被动元件两端所在的直线相平行一侧的长度过长，造成该被动元件受焊料的拉引而翘起，产生墓碑效应(Tombstone effect)；再者，该两个焊垫之间具有一特定的间距，避免现有技术中因间距过小导致该被动元件接置在焊垫上后该焊料溢出，造成焊垫桥接(bridge)短路。附图说明图1A及1B是现有整合被动元件的半导体封装结构的局部上视图及剖视示意图；以及图2A及2B是本专利技术的整合被动元件的半导体封装结构的上视图及剖视示意图。具体实施例方式实施例请参阅图2A及2B，它是本专利技术的整合被动元件的半导体封装结构的上视图及剖视示意图。如图所示，本专利技术的整合被动元件的半导体封装结构包括一基板2以及至少一设置在该基板2上的焊接部3，在一具有至少一焊接部3的基板2上焊接一被动元件4，该焊接部3相对设置有两个焊垫31a、31b，该焊垫31a、31b接置一被动元件4；在本实施例中，该被动元件4可例如是电容元件、电阻元件或者电感元件。该基板2包括一半导体芯片接置区21以及一环设在该半导体芯片接置区21外的线路布设区22；其中，该线路布设区22布设经蚀刻(etching)或印刷方式形成且电性连接半导体芯片基板2的线路(未标出)；该线路的形成方式是所属领域技术人员熟知的，在此不再赘述。此外，该基板2是印刷电路板或半导体芯片的封装基板。再者，该焊接部3具有两个轴对称设置且相互之间具有一定间距d2的焊垫31a、31b，该被动元件4具有两个电极垫41a、41b，该被动元件4的两个电极垫41a、41b分别接置在该基板2的两个焊垫31a、31b上，该焊垫31a、31b是一平行边x3及垂直边y3构成的矩形结构，其中该平行边x3与两个焊垫31a、31b的直线连接方向相互平行，该垂直边y3与两个焊垫31a、31b的直线连接方向相互垂直，该平行边x3的长度小于垂直边y3的宽度，在本实施例中，该焊垫31a、31b可以是矩形结构，但并不以此为限，也可将该焊垫31a、31b设计为近似矩形结构，如该焊垫31a、31b的各角设计成圆弧状结构，只要该焊垫各角的结构设计不影响上述的总体布局，即该焊垫31a、31b满足平行边x3小于垂直边y3的长宽设置。此外，本专利技术的整合被动元件的半导体封装结构还包括在该焊垫31a、31b表面形成焊料5，该焊料5将该被动元件4接置在该基板2的焊垫31a、31b上。相应地，当该被动元件4接置在该焊垫31a、31b导致焊料5溢流出后，该焊垫31a、31b之间特定的间距d2可避免因焊料5溢流导致两个焊垫31a、31b电性连接，造成桥接(bridge)短路的情况发生。本文档来自技高网...

【技术保护点】
一种整合被动元件的半导体封装结构，其特征在于，该整合被动元件的半导体封装结构包括基板以及至少一设置在该基板上的焊接部，在一具有至少一焊接部的基板上焊接一被动元件，该焊接部具有两个相对设置的焊垫，该被动元件的两端分别焊接在该两个焊垫上，该焊垫是一由平行边及垂直边构成的矩形结构，其中该平行边与两个焊垫直线连接方向相互平行，该垂直边与两个焊垫的直线连接方向相垂直，该平行边的长度小于垂直边的宽度。

【技术特征摘要】

【专利技术属性】
技术研发人员：范文纲，韦啟锌，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]