印刷电路板制造技术

本发明专利技术公开了一种印刷电路板，该印刷电路板包括安装在其上的高速ＤＲＡＭ和存储器控制器。所述高速ＤＲＡＭ通过存储器总线布线连接到所述存储器控制器。所述印刷电路板进一步包括电源图案和串联电路，所述电源图案通过并联终端电阻器连接到所述存储器总线。串联电路通过在所述电源图案和地图案之间串联连接电容器和电阻器形成，所述电阻器的阻值与所述电源图案的特性阻抗基本上相等。

【技术实现步骤摘要】

本专利技术涉及一种印刷电路板，具体地讲，涉及一种用于安装能够高速 操作的电路(例如DDR-SDRAM)的印刷电路板。
技术介绍
其上安装有能够高速操作的DRAM例如DDR-SDRAM (双数据速率同 步动态随机存取存储器)的印刷电路板有时会由于DRAM的高速操作而导致故障。为了消除由于增加的频率引起的噪声或反射而导致的信号劣化，在能 够高速操作的DRAM (下文中，有时称为高速DRAM)例如DDR-SDRAM 中采用了根据JEDEC (电子器件工程联合会，Joint Electron Device Engineering Council)规范的SSTL—2 (用于2.5V的残余连续终结逻辑，Stub Series Terminated Logic for 2.5V)接口。在这个SSTL—2接口中，规定了终 结电压，并且存储器总线的终端有时通过电阻器连接到电源图案，以优化 信号波形。在下面的描述中，终结电压和电源图案有时分别称为VTT电压 和VTT电源图案。当在这个连接状态下通过存储器总线布线(或者总线；bus wiring) 传输信号时，电阻器消耗电能。当存储器总线同时转变到导通或者截止时， VTT电压将改变。高速DRAM的操作频率高至100MHz或者更高。因此， VTT电压的波动将导致根据高速DRAM的操作频率的噪声。具有高时间响应的低电容电容器有时被布置在VTT电源图案和GND (地)图案之间，用作对抗噪声的措施。当操作频率为100MHz或者更高 时，共用的低电容电容器将由于寄生电感而表现高阻抗。因此，低电容电容器不足以作为有效地对抗高频噪声的反措施。另一方面，由高速DRAM的存储器总线的操作在VTT电源图案中产生的高频噪声将经过上述的电阻器进入存储器总线布线，影响波形质量或者 导致高速DRAM出故障例如直接辐射至其它信号或者电源。例如，下面提及的专利文件1至4公开了目的是除了稳定高速DRAM的 操作之外的目的的技术，例如目的是为了减小来自印刷电路板或印刷布线 板的辐射噪声。专利文件l (第3036629号日本专利)描述了一种电子设备(例如信息设备)中使用的印刷布线板。在专利文件l中具体地描述了 在具有电源层和地层的印刷布线板的外围中设置第一电容器，以降低电子 谐振电流的反射系数，而在安装在印刷布线板上的有源元件的电源引脚附 近设置第二电容器，以抑制在有源元件和第一电容器之间流动的回路电 流。专利文件2 (第3055136号日本专利)描述了一种电子设备(例如信息 处理装置和通信装置)中使用的印刷布线板。专利文件2具体描述了一种 电源层和地层之间的由多个电容器或者由多个电容器和电阻器构成的并 串联电路中的连接技术，由此，可以减小电源层和地层之间的电感，并且 可以抑制由于电源层和地层之间的电压波动而引起的不必要的电磁波辐 射。专利文件3 (第H10-275981号日本专利特许公开)公开了一种具有电 容器装置的多层板，所述电容器装置用于引导高频电流，所述高频电流通 过电源层流至地层。这个电容器装置具有电容器和串联连接到这个电容器 的电阻器。专利文件4 (第2004-158605号日本专利特许公开)公开了一种包括缓 冲电路的印刷布线板，所述缓冲电路通过在电源层和信号层之间将电阻器 和电容器串联连接而形成。然而，专利文件1至4中公开的所有技术都没有致力于稳定高速DRAM 的操作。
技术实现思路
本专利技术的示例性目的是提供一种具有安装在其上的高速DRAM和存储器控制器并且能够实现高速DRAM稳定操作的印刷电路板。本专利技术的进一步示例性目的是提供一种方法，减小由于高速DRAM或者存储器控制器的操作的缘故而在电源图案中产生的高频噪音。本专利技术应用于在其上安装有高速DRAM和存储器控制器的印刷电路板，其中，所述高速DRAM与所述存储器控制器通过存储器总线布线相互连接。所述印刷电路板具有通过并联终端电阻器连接到所述存储器总线的电源图案。所述印刷电路板进一步包括串联电路，所述串联电路通过在所述电源图案和GND图案之间串联连接电容器和电阻器形成，所述电阻器的阻值与所述电源图案的特性阻抗基本上相等。这样，根据本专利技术的印刷电路板通过在所述电源图案和所述GND图案之间连接并布置串联电路而有助于稳定高速DRAM的操作，所述串联电路由电容器和电阻器构成，使得在高频噪声通过所述电源图案传播时，通过所述电阻器消耗由于高速DRAM或存储器控制器的操作而导致的在所述电源图案中产生的任何高频噪声。 附图说明图1A示出了用于实施本专利技术的印刷电路板的基本构造，而图1B示出 了图1A中示出的基本构造的等效电路；图2是用于解释根据本专利技术示例性实施例的印刷电路板的示图； 图3A示出了现有技术中的印刷电路板的示例，而图3B示出了应用本专利技术的印刷电路板的示例；图4是示出根据本专利技术的连接和布置在高速DRAM附近的由电容器和电阻器构成的串联电路的数量与故障频率之间的关系的示图5是示出用于解释现有技术中的印刷电路板的操作的模型电路板的示图6是示出用于解释根据本专利技术的印刷电路板的操作的模型电路板的示图7是示出通过时域反射计(TDR)从第一层侧开始测量图5中所示的 模型电路板的反射系数随时间变化的结果、并将反射系数转换成特性阻抗 的示图；以及图8是用于解释通过TDR从第一层侧开始测量图6中所示的本专利技术的 模型电路板的反射系数随时间变化的结果，并将反射系数转换成特性阻抗 的示图。具体实施例方式在描述本专利技术的示范性实施例之前，将描述本专利技术的特征。 本专利技术可应用于具有多层结构的印刷电路板或印刷布线板，在所述印 刷电路板或印刷布线板上安装有高速操作电路，例如需要以低电压且高速 操作的DDR-SDRAM (双数据速率同步动态随机存取存储器)。当噪声进 入存储器总线布线的并联终端连接到其上的高速DRAM的电源图案时，根 据本专利技术的印刷电路板防止噪声传播到其它的信号线或者电源图案，导致 高速操作电路的故障。为了这个目的，由电阻器和电容器串联连接而形成 的串联电路被连接和布置在高速DRAM电源图案和GND (地)图案之间， 所述电阻器具有与高速DRAM电源图案的特性阻抗基本上相等的阻抗。根 据这个构造，已经进入高速DRAM电源图案或者在高速DRAM电源图案中 出现的任何噪声可以被串联电路消耗掉，这可以有效地防止高速操作电路 的故障。将参照图1A和图1B来描述用于实现此的基本构造。图1A示出了用于实施本专利技术的印刷电路板的基本构造，而图1B示出 了图1A的等效电路。在图1A中，为了易于理解，示出了具有多层结构的 印刷电路板l，其被划分成顶表面部分IO、在顶表面部分10下面的VTT电 源图案20以及在VTT电源图案20下面的GND图案30。存储器控制器41和高速DRAM42安装在印刷电路板1的顶表面部分 IO上，并且存储器控制器41和高速DRAM42通过由多条布线形成的存储 器总线布线43相互连接。每个并联终端电阻器44的一端在靠近高速DRAM 42的位置处连接到存储器总线布线(或者总线；bus wiring) 43中相应的 布线，而并联终端电阻器44的另一端连接到VTT电源图案20。图1A示出了 多个并联终端电阻器44，而图1B示出了这些并联终端电阻器集中成以标号 44表示的一个电本文档来自技高网...

【技术保护点】
一种印刷电路板，包括安装在其上的高速ＤＲＡＭ和存储器控制器，所述高速ＤＲＡＭ通过存储器总线布线连接到所述存储器控制器，所述印刷电路板包括：　　　　电源图案，所述电源图案通过并联终端电阻器连接到所述存储器总线；和　　　　串联电路，所述串联电路通过在所述电源图案和地图案之间串联连接电容器和电阻器形成，所述电阻器的阻值与所述电源图案的特性阻抗基本上相等。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：荒井宣广，田中显裕，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]