存储系统技术方案

本发明专利技术提供能提高纠错处理的可靠性的存储系统。半导体存储装置(10)包括分别配置在第1区域和第2区域的第1存储单元和第2存储单元。控制器(20)构成为：接收来自第1存储单元的基于第1读出动作的第1数据和来自第2存储单元的基于第1读出动作的第2数据，接收来自第1存储单元的基于第2读出动作的第3数据和来自第2存储单元的基于第2读出动作的第4数据，基于第1存储单元配置于了第1区域的第1信息，设定与第1数据和第3数据对应的第1值，基于第2存储单元配置于了第2区域的第2信息，设定与第2数据和第4数据对应的第2值，对于第1数据和第3数据使用第1值来进行解码，对于第2数据和第4数据使用第2值来进行解码。用第2值来进行解码。用第2值来进行解码。

【技术实现步骤摘要】
存储系统
[0001]本申请享受以日本专利申请2021－129061号(申请日：2021年8月5日)为基础申请的优先权。本申请通过参照该基础申请，包含基础申请的全部内容。


[0002]本专利技术的实施方式涉及存储系统。

技术介绍

[0003]作为非易失性的半导体存储装置，例如已知呈二维或者三维排列了存储单元而得到的NAND型闪速存储器。由NAND型闪速存储器和对NAND型闪速存储器进行控制的控制器构成存储系统。作为从半导体存储装置读出数据时的纠错方法，已知软比特(soft bit)解码(或者软判定解码)。

技术实现思路

[0004]本专利技术的一个实施方式提供能够提高纠错处理的可靠性的存储系统。
[0005]一个实施方式的存储系统具备半导体存储装置和控制器。半导体存储装置包括配置在第1区域的第1存储单元和配置在第2区域的第2存储单元。控制器构成为：接收来自所述第1存储单元的基于第1读出动作的第1数据、和来自所述第2存储单元的基于所述第1读出动作的第2数据，接收来自所述第1存储单元的基于与所述第1读出动作不同的第2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储系统，具备：半导体存储装置，其包括配置在第1区域的第1存储单元和配置在第2区域的第2存储单元；和控制器，所述控制器构成为：接收来自所述第1存储单元的基于第1读出动作的第1数据、和来自所述第2存储单元的基于所述第1读出动作的第2数据，接收来自所述第1存储单元的基于与所述第1读出动作不同的第2读出动作的第3数据、和来自所述第2存储单元的基于所述第2读出动作的第4数据，基于第1信息来设定与所述第1数据和所述第3数据对应的第1值，所述第1信息表示所述第1存储单元配置在所述第1区域，基于第2信息来设定与所述第2数据和所述第4数据对应的第2值，所述第2信息表示所述第2存储单元配置在所述第2区域，对于所述第1数据和所述第3数据使用所述第1值进行解码，对于所述第2数据和所述第4数据使用所述第2值进行解码。2.根据权利要求1所述的存储系统，所述半导体存储装置具有：半导体基板；第1导电层，其配置在半导体基板上；第2导电层，其配置在所述第1导电层上；第1绝缘层，其配置在所述半导体基板上，在第1方向上延伸，将所述第1导电层分离并将所述第2导电层分离；以及第2绝缘层，其配置在所述第1导电层上，在所述第1方向上延伸，将所述第2导电层分离，所述第1区域和所述第2区域配置在所述第1绝缘层与所述第2绝缘层之间，所述第2区域距所述第1绝缘层比所述第1区域距所述第1绝缘层远。3.根据权利要求1所述的存储系统，所述半导体存储装置具有：半导体基板；第1导电层，其配置在半导体基板上；第2导电层，其配置在所述第1导电层上；第1绝缘层，其配置在所述半导体基板上，在第1方向上延伸，将所述第1导电层分离并将所述第2导电层分离；第2绝缘层，其配置在所述第1导电层上，在所述第1方向上延伸，将...

【专利技术属性】
技术研发人员：熊野尚人，樱田健次，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：