一种压电型HK金属栅的制备方法技术

本发明专利技术提供一种压电型HK金属栅的制备方法，提供硅基底，在硅基底上形成由侧墙围成的凹槽；在凹槽底部形成包含有压电材料层的叠层；在叠层上形成依附于凹槽内侧壁的U型阻挡层；在U型阻挡层内形成功函数层；在凹槽内填充满金属。本发明专利技术在HK之后沉积一层压电材料，然后再沉积其他金属层。利用压电材料在电场作用下的电致伸缩性，从而改变材料内部的导带结构，改变导体有效质量，最终提高器件的速度。最终提高器件的速度。最终提高器件的速度。

【技术实现步骤摘要】
一种压电型HK金属栅的制备方法


[0001]本专利技术涉及半导体
，特别是涉及一种压电型HK金属栅的制备方法。

技术介绍

[0002]随着集成电路的不断发展，为了提高集成电路的集成度，同时提升器件的工作速度和降低它的功耗，集成电路器件的特征尺寸不断按比例缩小，工作电压不断降低。为了提高栅对沟道的控制能力，除了减小沟道尺寸，改变HK材料外，还可以通过沉积压电材料。利用压电材料在电场作用下的电致伸缩性，从而改变材料内部的导带结构，改变导体有效质量，最终提高器件的速度。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种压电型HK金属栅的制备方法，用于解决现有技术中如何提升器件速度的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种压电型HK金属栅的制备方法，至少包括：
[0005]步骤一、提供硅基底，在所述硅基底上形成由侧墙围成的凹槽；
[0006]步骤二、在所述凹槽底部形成包含有压电材料层的叠层；
[0007]步骤三、在所述叠层上形成依附于所述凹槽内侧壁的U型阻挡层；
[0008]步骤四、在所述U型阻挡层内形成功函数层；
[0009]步骤五、在凹槽内填充满金属。
[0010]优选地，步骤二中的所述叠层包含自下而上堆叠的四层材料层，其中所述压电材料层位于所述叠层中自下而上的第三层。
[0011]优选地，步骤二中的所述叠层自下而上由氧化层、HK层、电材料层以及TiN层。
[0012]优选地，步骤五中在所述凹槽内填充的金属为铝。
[0013]如上所述，本专利技术的压电型HK金属栅的制备方法，具有以下有益效果：本专利技术在HK之后沉积一层压电材料，然后再沉积其他金属层。利用压电材料在电场作用下的电致伸缩性，从而改变材料内部的导带结构，改变导体有效质量，最终提高器件的速度。
附图说明
[0014]图1显示为本专利技术的压电型HK金属栅的制备方法流程图；
[0015]图2显示为本专利技术中不同晶格方向下的拉应力与有效质量的关系图；
[0016]图3显示为本专利技术的HK金属栅结构示意图。
具体实施方式
[0017]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实
施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0018]请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0019]本专利技术提供一种压电型HK金属栅的制备方法，如图3所示，图3显示为本专利技术的HK金属栅结构示意图，该方法至少包括：
[0020]步骤一、提供硅基底，在所述硅基底上形成由侧墙围成的凹槽；亦即提供硅基底01，在所述硅基底01上形成由侧墙02围成的凹槽。
[0021]步骤二、在所述凹槽底部形成包含有压电材料层的叠层；
[0022]本专利技术进一步地，本实施例的步骤二中的所述叠层包含自下而上堆叠的四层材料层，其中所述压电材料层位于所述叠层中自下而上的第三层。
[0023]本专利技术进一步地，本实施例的步骤二中的所述叠层自下而上由氧化层、HK层、电材料层以及TiN层。如图3所示，该步骤二中在所述凹槽底部形成包含有压电材料层的叠层；
[0024]本实施例的步骤二中的所述叠层包含自下而上堆叠的四层材料层，其中所述压电材料层05位于所述叠层中自下而上的第三层；所述叠层自下而上由氧化层03、HK层04、电材料层05以及TiN层06。
[0025]步骤三、在所述叠层上形成依附于所述凹槽内侧壁的U型阻挡层；亦即在所述叠层上形成依附于所述凹槽内侧壁的U型阻挡层07。
[0026]步骤四、在所述U型阻挡层内形成功函数层；亦即在所述U型阻挡层07内形成功函数层08。
[0027]步骤五、在凹槽内填充满金属。亦即在所述凹槽内填充满金属09。
[0028]本专利技术进一步地，本实施例的步骤五中在所述凹槽内填充的金属09为铝。
[0029]如图2所示，该专利技术所要达到的效果是通过降低导体有效质量m*，提高载流子迁移率，最终提高器件的速度。载流子迁移率通常拉应力会降低导体有效质量m*，压应力会增加导体有效质量m*。
[0030]综上所述，本专利技术在HK之后沉积一压电材料层，然后再沉积其他金属层。利用压电材料在电场作用下的电致伸缩性，从而改变材料内部的导带结构，改变导体有效质量，最终提高器件的速度。所以，本专利技术有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0031]上述实施例仅例示性说明本专利技术的原理及其功效，而非用于限制本专利技术。任何熟悉此技术的人士皆可在不违背本专利技术的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属
中具有通常知识者在未脱离本专利技术所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本专利技术的权利要求所涵盖。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种压电型HK金属栅的制备方法，其特征在于，至少包括：步骤一、提供硅基底，在所述硅基底上形成由侧墙围成的凹槽；步骤二、在所述凹槽底部形成包含有压电材料层的叠层；步骤三、在所述叠层上形成依附于所述凹槽内侧壁的U型阻挡层；步骤四、在所述U型阻挡层内形成功函数层；步骤五、在凹槽内填充满金属。2.根据权利要求1所述的压电型HK金属栅的制备方法，其特征...

【专利技术属性】
技术研发人员：谢金花，郑智仁，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：