半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法，半导体结构包括衬底、栅导电层、栅介质层、源极结构漏级结构以及有源层；栅导电层形成于衬底的顶面；栅介质层，形成于衬底的顶面且覆盖栅导电层的外表面；其中，栅介质层的凸起部分沿第一方向的相对两侧形成有源极结构、漏级结构；栅介质层的凸起部分位于栅导电层的正上方，源极结构、漏级结构的顶面与栅介质层的凸起部分的顶面齐平；有源层覆盖栅介质层的凸起部分的顶面。至少能够突破半导体器件沉积过程的台阶覆盖能力的限制，有效解决有源层产生电性毁损的风险，同时有效保护了有源层不受后续湿刻刻蚀中酸碱液的制程影响，进而提高半导体器件的稳定性。器件的稳定性。器件的稳定性。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]在传统的半导体器件工艺设计中，按照栅极结构与有源层之间的位置关系不同，薄膜晶体管（Thin Film Transistor，TFT）可以分为顶栅（Top Gate，TG）结构的薄膜晶体管，以及背沟道刻蚀（Back Channel Etch，BCE）结构的薄膜晶体管，顶栅结构的薄膜晶体管的优势在于有源层可以被栅极结构保护，避免受到后面制程影响。但是顶栅结构需要的光照次数较多，成本较高。背沟道刻蚀结构的薄膜晶体管具有尺寸小，沟道长度短，成本较低以及制备过程中所需光照次数较少等诸多优势。
[0003]然而，在传统的背沟道刻蚀结构的薄膜晶体管中，有源层在源漏极金属层刻蚀工艺中易受到酸液或等离子体损伤，从而影响器件整体性能；并且，由于沉积过程的台阶覆盖性较差，容易导致器件断线，进而降低器件的稳定性。

技术实现思路

[0004]基于此，本公开提供一种半导体结构及其制备方法，至少能够突破半导体器件沉积过程的台阶覆盖能力的限制，有效解决有源层产生电性毁损的风险，同时有效保护了有源层不受后续湿刻刻蚀中酸碱液的制程影响，进而提高半导体器件的稳定性。
[0005]为了解决上述技术问题及其他问题，根据一些实施例，本公开的一方面提供一种半导体结构，半导体结构包括衬底、栅导电层、栅介质层、源极结构、漏级结构以及有源层；栅导电层形成于衬底的顶面；栅介质层，形成于衬底的顶面且覆盖栅导电层的外表面；其中，栅介质层的凸起部分沿第一方向的相对两侧形成有源极结构、漏级结构；栅介质层的凸起部分位于栅导电层的正上方，源极结构、漏级结构的顶面与栅介质层的凸起部分的顶面齐平；有源层覆盖栅介质层的凸起部分的顶面。
[0006]在上述实施例的半导体结构的制备方法中，栅介质层形成于衬底的顶面且覆盖栅导电层的外表面，栅介质层的凸起部分沿第一方向的相对两侧形成有源极结构、漏级结构；栅介质层的凸起部分位于栅导电层的正上方，源极结构、漏级结构的顶面与凸起部分的顶面齐平；有源层，覆盖凸起部分的顶面；由于源极结构以及漏级结构具有较好的延展性，实现对栅介质层的凸起部分侧壁的台阶形貌的良好覆盖，并且通过源极结构、漏级结构的顶面与凸起部分的顶面齐平，使得源极结构以及漏级结构与栅介质层的凸起部分顶面平缓相接，因此在源极结构以及漏级结构与栅介质层的凸起部分顶面的相接区域的顶面形成有源层时，有源层无需攀爬源极结构以及漏级结构与栅介质层的凸起部分顶面相接处的陡坡，在采用物理气相沉积（Physical Vapour Deposition ，PVD）制备有源层的情况下，可以避免由于有源层的侧墙覆盖（Side wall coverage）能力导致的断线，从而有效解决有源层产生电性毁损的风险，进而提高半导体器件的稳定性，并且制程中使用的光照次数少，结构简单，成本较低，可以避免源极结构以及漏级结构刻蚀时损伤有源层。
[0007]在一些实施例中，源极结构在衬底的顶面的正投影覆盖栅导电层的第一端在衬底的顶面的正投影；以及漏极结构在衬底的顶面的正投影覆盖栅导电层的第二端在衬底的顶面的正投影；其中，栅导电层的第一端及第二端为栅导电层沿第一方向的相对两端。
[0008]在一些实施例中，栅导电层的垂直于衬底的顶面的截面为梯形。
[0009]在一些实施例中，栅介质层的凸起部分在衬底的顶面的正投影，位于有源层在衬底的顶面的正投影的内部。
[0010]在一些实施例中，半导体结构还包括钝化层，钝化层覆盖有源层的裸露表面、源极结构的裸露顶面及漏极结构的裸露顶面。
[0011]根据一些实施例，本公开的另一方面提供一种半导体结构的制备方法，方法包括：提供衬底；于衬底的顶面形成栅导电层；于衬底的顶面形成覆盖栅导电层的外表面的栅介质层；于栅介质层的凸起部分沿第一方向的相对两侧形成源极结构、漏级结构，栅介质层的凸起部分位于栅导电层的正上方，源极结构、漏级结构的顶面与栅介质层的凸起部分的顶面齐平；形成覆盖栅介质层的凸起部分的裸露顶面的有源层。
[0012]在上述实施例的半导体结构中，通过在衬底上依次形成栅导电层、栅介质层、源极结构、漏级结构以及有源层，栅介质层的凸起部分位于栅导电层的正上方，源极结构、漏级结构的顶面与凸起部分的顶面齐平；由于源极结构以及漏级结构具有较好的延展性，实现对栅介质层的凸起部分侧壁的台阶形貌的良好覆盖，并且通过源极结构、漏级结构的顶面与凸起部分的顶面齐平，使得源极结构以及漏级结构与栅介质层的凸起部分顶面平缓相接，因此在源极结构以及漏级结构与栅介质层的凸起部分顶面的相接区域的顶面形成有源层时，有源层无需攀爬源极结构以及漏级结构与栅介质层的凸起部分顶面相接处的陡坡，在采用物理气相沉积（Physical Vapour Deposition ，PVD）制备有源层的情况下，可以避免由于有源层的侧墙覆盖（Side wall coverage）能力导致的断线，从而有效解决有源层产生电性毁损的风险，进而提高半导体器件的稳定性，并且制程中使用的光照次数少，结构简单，成本较低，可以避免源极结构以及漏级结构刻蚀时损伤有源层。
[0013]在一些实施例中，于衬底的顶面形成覆盖栅导电层的外表面的栅介质层，包括：形成环绕栅导电层的第一栅介质层，第一栅介质层的顶面与栅导电层的顶面齐平；形成覆盖第一栅介质层以及栅导电层的顶面的第二栅介质层；第一栅介质层以及第二栅介质层构成栅介质层。
[0014]在一些实施例中，于栅介质层的凸起部分沿第一方向的相对两侧形成源极结构、漏级结构，包括：形成导电材料层，导电材料层覆盖栅介质层的裸露顶面；平坦化处理导电材料层的顶面至暴露出凸起部分的顶面，剩余的导电材料层构成源极结构及漏级结构。
[0015]在一些实施例中，形成覆盖栅介质层的凸起部分的裸露顶面的有源层之后，还包括：形成钝化层，钝化层覆盖有源层的裸露表面、源极结构的裸露顶面及漏极结构的裸露顶面。
[0016]在一些实施例中，形成环绕栅导电层的第一栅介质层，包括：形成第一介质材料层，第一介质材料层覆盖衬底的裸露顶面及栅导电层的裸露表面；平坦化处理第一介质材料层的顶面至剩余的第一介质材料层的顶面与栅导电层的顶面齐平，剩余的第一介质材料层构成第一栅介质层。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为本公开一实施例中提供的一种半导体结构的截面示意图；图2为本公开另一实施例中提供的一种半导体结构的截面示意图；图3为本公开又一实施例中提供的一种半导体结构的截面示意图；图4为本公开又一实施例中提供的一种半导体结构的制备方法的流程示意图；图5
‑
图15为本公开一实施例中半导体结构的制备方法中不同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底；栅导电层，形成于所述衬底的顶面；栅介质层，形成于所述衬底的顶面且覆盖所述栅导电层的外表面；其中，所述栅介质层的凸起部分沿第一方向的相对两侧形成源极结构、漏级结构；所述凸起部分位于所述栅导电层的正上方，所述源极结构、所述漏级结构的顶面与所述凸起部分的顶面齐平；有源层，覆盖所述凸起部分的顶面。2.根据权利要求1所述的半导体结构，其特征在于：所述源极结构在所述衬底的顶面的正投影覆盖所述栅导电层的第一端在所述衬底的顶面的正投影；以及所述漏极结构在所述衬底的顶面的正投影覆盖所述栅导电层的第二端在所述衬底的顶面的正投影；其中，所述第一端及所述第二端为所述栅导电层沿所述第一方向的相对两端。3.根据权利要求2所述的半导体结构，其特征在于，所述栅导电层的垂直于所述衬底的顶面的截面为梯形。4.根据权利要求1
‑
3任一项所述的半导体结构，其特征在于，所述凸起部分在所述衬底的顶面的正投影，位于所述有源层在所述衬底的顶面的正投影的内部。5.根据权利要求1
‑
3任一项所述的半导体结构，其特征在于，还包括：钝化层，覆盖所述有源层的裸露表面、所述源极结构的裸露顶面及所述漏极结构的裸露顶面。6.一种半导体结构的制备方法，其特征在于，包括：提供衬底；于所述衬底的顶面形成栅导电层；于所述衬底的顶面形成覆盖所述栅导电层的外表面的栅介质层；于所述栅介质层的凸起部分沿第一方向的相对两侧形成源极结构、漏级结构，所述凸起部分位于所述栅导电层的正上方，...

【专利技术属性】
技术研发人员：庄琼阳，贾晓峰，陈献龙，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：