一种嵌埋器件封装基板制作方法、封装基板以及半导体技术

本申请公开了一种嵌埋器件封装基板制作方法、封装基板以及半导体，其中嵌埋器件封装基板制作方法包括以下步骤：制作第一线路层；在所述第一线路层上压合第一感光层；在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；设置第二感光层；所述第二感光层覆盖所述嵌埋器件；去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；设置第二介质层；所述第二介质层覆盖所述第一介质层；在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。本方法可以提高材料的结合力，降低后续受热分层风险。本申请可广泛应用于半导体制备技术领域内。内。内。

【技术实现步骤摘要】
一种嵌埋器件封装基板制作方法、封装基板以及半导体


[0001]本申请涉及半导体制备
，尤其是一种嵌埋器件封装基板制作方法、封装基板以及半导体。

技术介绍

[0002]现有技术中，制备需要嵌埋器件的基板时，通常会使用用口框将器件嵌埋，但是在现有的嵌埋器件方案中采用CCL方案会导致用口框的厚度不好控制，受制于CCL来料厚度，同时使用机械锣或者镭射方式效率很慢，不利于批量生产；采用coreless工艺，该工艺流程复杂，成品高，同时由于主要材料是有机料，整体机械强度比较小，某些需要高强度的产品无法胜任；无口框设计，芯片底部和侧面的材料一般是不同类型材料，此两种材料由于CTE差异导致后续强热环境下有失效风险，同时二者结合界面存在结合力不佳问题，后续会有分层风险。因此，亟需一种新的嵌埋器件封装基板制作方法。

技术实现思路

[0003]本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
[0004]为此，本申请实施例的一个目的在于提供一种嵌埋器件封装基板制作方法、封装基板以及半导体，该嵌埋器件封装基板制作方法可以提高材料的结合力，降低后续受热分层风险。
[0005]为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种嵌埋器件封装基板制作方法，包括：制作第一线路层；在所述第一线路层上压合第一感光层；在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；设置第二感光层；所述第二感光层覆盖所述嵌埋器件；所述第一感光层以及所述第二感光层的材料相同；所述第一感光层以及所述第二感光层形成第一介质层；去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；设置第二介质层；所述第二介质层覆盖所述第一介质层；在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
[0006]另外，根据本专利技术中上述实施例的一种嵌埋器件封装基板制作的方法，还可以有以下附加的技术特征：
[0007]进一步地，本申请实施例中，所述在所述第二介质层上制作与所述第一线路层导通的第二线路层这一步骤，具体包括：制作第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于连接所述第一线路层以及第二线路层；所述第二导通铜柱用于连接所述第二线路层与所述嵌埋器件；通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。
[0008]进一步地，本申请实施例中，所述通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及所述嵌埋器件导通的第二线路层这一步骤，具体包括：制作与所述第一导通铜柱以及第二导通铜柱连接的金属种子层；对所述金属种子层进行贴感光
膜、曝光显影以及图形电镀工艺，得到与所述第一导通铜柱以及第二导通铜柱连接的第二线路层。
[0009]进一步地，本申请实施例中，所述制作第一导通铜柱以及第二导通铜柱这一步骤，具体包括：通过镭射钻孔工艺使所述第一线路层外露以及所述嵌埋器件的引脚面外露，形成第一导通孔以及第二导通孔；通过填孔电镀工艺，在所述第一导通孔以及所述第二导通孔上分别形成所述第一导通铜柱以及第二导通铜柱。
[0010]进一步地，本申请实施例中，所述第一感光层以及所述第二感光层的材料均包括粘性感光材料。
[0011]进一步地，本申请实施例中，所述第二介质层包括树脂类介质材料。
[0012]进一步地，本申请实施例中，所述预设阈值为3um。
[0013]另一方面，本申请实施例还提供一种嵌埋器件封装基板制作系统，包括：第一线路层、嵌埋器件、第二线路层、第一介质层以及第二介质层；其中，所述第一介质层包括第一感光层以及第二感光层；所述第一介质层覆盖所述嵌埋器件；所述第二介质层覆盖所述第一介质层；所述第二介质层设置于所述第一线路层以及第二线路层之间；所述第一线路层与所述第二线路层连接；所述第二线路层与所述嵌埋器件连接。
[0014]进一步地，本申请实施例中，还包括：第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于导通所述第一线路层与所述第二线路层；所述第二导通铜柱用于导通所述第二线路层与所述嵌埋器件。
[0015]此外，本申请还提供一种半导体，包括上述实施例任一项所述一种封装基板。
[0016]本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
[0017]本申请可以使用感光层贴合嵌埋器件后，再使用相同材料的感光层封装芯片，通过曝光显影方式将嵌埋器件以一定的厚度阈值包覆起来，然后再通过第二介质层将感光层以及介质层包覆并制作第二线路层，最终得到嵌埋器件封装基板，本申请的嵌埋器件的底部感光层和与嵌埋器件的侧面材料为同一材质，整体一致，可以提高材料的结合力，降低后续受热分层风险；本申请在压合第二介质层前嵌埋器件以一定的厚度阈值包覆起来，可以保护嵌埋器件，而且本申请后续通过覆盖的第二介质层可以增强成品强度，降低板裂风险。
附图说明
[0018]图1为本专利技术中一种具体实施例中一种嵌埋器件封装基板制作方法的步骤示意图；
[0019]图2为本专利技术中一种具体实施例中一种封装基板的结构示意图；
[0020]图3为本专利技术中一种具体实施例中一种嵌埋器件封装基板制作方法的基板结构变化示意图；
[0021]图4为本专利技术中一种具体实施例中另一种嵌埋器件封装基板制作方法的基板结构变化示意图。
具体实施方式
[0022]下面结合附图详细描述本专利技术的实施例对本专利技术实施例中的嵌埋器件封装基板
制作方法、封装基板的结构以及包括封装基板的半导体的原理和过程作以下说明。
[0023]参照图1，本专利技术一种嵌埋器件封装基板制作方法，包括以下步骤：
[0024]S1、制作第一线路层；
[0025]在本步骤中，可以先在半成品基板、载板或者是临时载板上制作第一线路层。第一线路层可以根据具体需要进行设计，第一线路层可以通过现有的工艺如制作金属种子层、对种子层贴感光膜，曝光显影然后刻蚀等工艺制作得到，也可以通过电镀工艺得到。具体第一线路层的制作方法在此不作限制，需要说明的是，在本申请中第一线路层的层数不局限于一层，可以是多个相互导通的线路层组成的第一线路层。
[0026]S2、在所述第一线路层上压合第一感光层；
[0027]在本步骤中，完成第一线路层后，可以在第一线路层上压合第一感光层。压合时第一感光层可以完全覆盖整个第一线路层，也可以部分覆盖感光层。第一感光层完全覆盖第一线路层时，从垂直于线路层的方向投影，第一感光层与第一线路层完全覆盖；第一感光层部分覆盖第一线路层时，从垂直于线路层的方向投影，第一感光层面积小于第一线路层面积。
[0028]S3、在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；
[0029]在本步骤中，可以在第一感光层上设置嵌埋器件，设置时嵌埋器件的引脚面需要与第一感光层相向设置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种嵌埋器件封装基板制作方法，其特征在于，包括以下步骤：制作第一线路层；在所述第一线路层上压合第一感光层；在所述第一感光层上设置嵌埋器件；所述嵌埋器件的引脚面与所述第一感光层相向设置；设置第二感光层；所述第二感光层覆盖所述嵌埋器件；所述第一感光层以及所述第二感光层的材料相同；所述第一感光层以及所述第二感光层形成第一介质层；去除所述第一介质层，使覆盖所述嵌埋器件侧面的所述第一介质层的最小厚度大于等于预设阈值；设置第二介质层；所述第二介质层覆盖所述第一介质层；在所述第二介质层上制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。2.根据权利要求1所述一种嵌埋器件封装基板制作方法，其特征在于，所述在所述第二介质层上制作与所述第一线路层导通的第二线路层这一步骤，具体包括：制作第一导通铜柱以及第二导通铜柱；所述第一导通铜柱用于连接所述第一线路层以及第二线路层；所述第二导通铜柱用于连接所述第二线路层与所述嵌埋器件；通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及与所述嵌埋器件导通的第二线路层。3.根据权利要求2所述一种嵌埋器件封装基板制作方法，其特征在于，所述通过所述第一导通铜柱以及所述第二导通铜柱，制作与所述第一线路层以及所述嵌埋器件导通的第二线路层这一步骤，具体包括：制作与所述第一导通铜柱以及第二导通铜柱连接的金属种子层；对所述金属种子层进行贴感光膜、曝光显影以及图形电镀工艺，得到与所述第一导通铜柱以及第二导通铜柱连接的第二线路层。4.根据权利要求2所述一种嵌埋器件封装基板制作方法，其...

【专利技术属性】
技术研发人员：陈先明，黄高，洪业杰，林文健，黄本霞，张治军，
申请(专利权)人：珠海越亚半导体股份有限公司，
类型：发明
国别省市：