半导体器件制造技术

一种半导体器件，其包括：衬底，包括第一区域和第二区域；在第一区域上的第一有源图案和在第二区域上的第二有源图案；在第一有源图案上的第一栅电极和在第二有源图案上的第二栅电极；以及穿透第一栅电极的第一切割图案和穿透第二栅电极的第二切割图案，其中第一栅电极在一个方向上测量的宽度小于第二栅电极的宽度，第一切割图案的最大宽度大于第一栅电极的所述宽度，第二切割图案的最小宽度小于第二栅电极的所述宽度。电极的所述宽度。电极的所述宽度。

【技术实现步骤摘要】
半导体器件


[0001]实施方式涉及半导体器件和制造其的方法。

技术介绍

[0002]半导体器件可以包括包含金属氧化物半导体场效应晶体管(MOSFET)的集成电路。随着半导体器件的尺寸和设计规则逐渐减小，MOSFET的尺寸也日益按比例缩小。

技术实现思路

[0003]实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底，包括第一区域和第二区域；在第一区域上的第一有源图案和在第二区域上的第二有源图案；在第一有源图案上的第一栅电极和在第二有源图案上的第二栅电极；以及穿透第一栅电极的第一切割图案和穿透第二栅电极的第二切割图案，其中第一栅电极在一个方向上测量的宽度小于第二栅电极在所述一个方向上测量的宽度，第一切割图案在所述一个方向上测量的最大宽度大于第一栅电极在所述一个方向上测量的宽度，第二切割图案在所述一个方向上测量的最小宽度小于第二栅电极在所述一个方向上测量的宽度。
[0004]实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底，包括第一有源区和第二有源区；在第一有源区上的第一有源图案和在第二有源区上的第二有源图案；在第一有源图案上的一对第一源极/漏极图案和在所述一对第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括堆叠在第一有源图案上的多个第一半导体图案；在第二有源图案上的一对第二源极/漏极图案和在所述一对第二源极/漏极图案之间的第二沟道图案，第二沟道图案包括堆叠在第二有源图案上的多个第二半导体图案；在第一沟道图案和第二沟道图案上的栅电极；以及穿透栅电极的切割图案，其中切割图案将栅电极分成在第一沟道图案上的第一栅电极和在第二沟道图案上的第二栅电极，切割图案包括与第一栅电极相邻的第一部分、与第二栅电极相邻的第二部分、以及在第一部分和第二部分之间的第三部分，第一部分具有在一个方向上测量的第一宽度，第二部分具有在所述一个方向上测量的第二宽度，第三部分具有在所述一个方向上测量的第三宽度，第三宽度大于第一宽度，第三宽度大于第二宽度。
[0005]实施方式可以通过提供一种半导体器件来实现，该半导体器件包括：衬底，包括核心/外围区域；有源图案，在衬底的核心/外围区域上；在有源图案上的一对源极/漏极图案和在所述一对源极/漏极图案之间的沟道图案，沟道图案包括彼此间隔开并依次堆叠在有源图案上的多个半导体图案；在所述多个半导体图案上的栅电极；在栅电极和所述多个半导体图案之间的栅极电介质层，栅极电介质层围绕所述多个半导体图案中的每个；穿透栅电极的切割图案；栅极间隔物，在栅电极的侧壁和切割图案的侧壁上；有源接触，电连接到所述一对源极/漏极图案中的至少一个；栅极接触，电连接到栅电极；在有源接触和栅极接触上的第一金属层，第一金属层包括电连接到有源接触和栅极接触的多个第一布线；以及在第一金属层上的第二金属层，其中切割图案在一个方向上测量的最小宽度小于栅电极在
所述一个方向上测量的宽度。
附图说明
[0006]通过参照附图详细描述示例性实施方式，特征对本领域技术人员将明显，附图中：
[0007]图1至图3示出了根据一些实施方式的半导体器件的逻辑单元的概念图。
[0008]图4示出了根据一些实施方式的半导体器件的平面图。
[0009]图5A、图5B、图5C、图5D、图5E和图5F示出了分别沿着图4的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'、E
‑
E'和F
‑
F'截取的截面图。
[0010]图6A示出了沿着图5D的线M
‑
M'截取的平面图。
[0011]图6B示出了沿着图5D的线N
‑
N'截取的平面图。
[0012]图7和图9示出了根据一些实施方式的制造半导体器件的方法中的阶段的平面图。
[0013]图8A和图10A分别示出了沿着图7和图9的线A
‑
A'截取的截面图。
[0014]图8B和图10B分别示出了沿着图7和图9的线B
‑
B'截取的截面图。
[0015]图8C和图10C分别示出了沿着图7和图9的线C
‑
C'截取的截面图。
[0016]图8D和图10D分别示出了沿着图7和图9的线D
‑
D'截取的截面图。
[0017]图11和图12示出了根据一些实施方式的半导体器件的沿着图4的线D
‑
D'截取的截面图。
[0018]图13和图14示出了根据一些实施方式的半导体器件的沿着图5D的线M
‑
M'截取的截面图。
[0019]图15A、图15B、图15C和图15D示出了根据一些实施方式的半导体器件的分别沿着图4的线A
‑
A'、B
‑
B'、C
‑
C'和D
‑
D'截取的截面图。
具体实施方式
[0020]图1至图3示出了根据一些实施方式的半导体器件的逻辑单元的概念图。
[0021]参照图1，可以提供单高度单元SHC。在一实现方式中，衬底100可以在其上提供有第一电源线M1_R1和第二电源线M1_R2。第一电源线M1_R1可以是用于提供漏极电压VDD(例如，电源电压)的路径。第二电源线M1_R2可以是用于提供源极电压VSS(例如，接地电压)的路径。如这里所使用的，术语“第一”、“第二”等仅用于识别和区分，并且不旨在暗示或要求依次的包括(例如，可以描述第三元件和第四元件而不暗示或要求存在第一元件或第二元件)。
[0022]单高度单元SHC可以被限定在第一电源线M1_R1和第二电源线M1_R2之间。单高度单元SHC可以包括一个PMOSFET区域PR和一个NMOSFET区域NR。在一实现方式中，单高度单元SHC可以在第一电源线M1_R1和第二电源线M1_R2之间具有互补金属氧化物半导体(CMOS)结构。
[0023]PMOSFET区域PR和NMOSFET区域NR中的每个可以在第一方向D1上具有第一宽度WI1。第一高度HE1可以是单高度单元SHC在第一方向D1上的长度。第一高度HE1可以与第一电源线M1_R1和第二电源线M1_R2之间的距离(例如，节距)基本相同。
[0024]单高度单元SHC可以构成一个逻辑单元。在本说明书中，逻辑单元可以表示执行特定功能的逻辑器件，诸如与(AND)、或(OR)、异或(XOR)、异或非(XNOR)和反相器。在一实现方
式中，逻辑单元可以包括用于构成逻辑器件的晶体管和将晶体管彼此连接的布线。
[0025]参照图2，可以提供双高度单元DHC。在一实现方式中，衬底100可以在其上提供有第一电源线M1_R1、第二电源线M1_R2和第三电源线M1_R3。
[0026]第一电源线M1_R1可以在第二电源线M1_R2和第三电源线M1_R3之间。
[0027]第三电源线M1_R3可以是源极电压VSS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底，包括第一区域和第二区域；在所述第一区域上的第一有源图案和在所述第二区域上的第二有源图案；在所述第一有源图案上的第一栅电极和在所述第二有源图案上的第二栅电极；以及穿透所述第一栅电极的第一切割图案和穿透所述第二栅电极的第二切割图案，其中：所述第一栅电极在一个方向上测量的宽度小于所述第二栅电极在所述一个方向上测量的宽度，所述第一切割图案在所述一个方向上测量的最大宽度大于所述第一栅电极在所述一个方向上测量的所述宽度，以及所述第二切割图案在所述一个方向上测量的最小宽度小于所述第二栅电极在所述一个方向上测量的所述宽度。2.如权利要求1所述的半导体器件，其中，当在平面中观察时，所述第一切割图案的侧壁具有凸出的轮廓，以及所述第二切割图案的侧壁具有凹入的轮廓。3.如权利要求2所述的半导体器件，还包括：第一栅极间隔物，在所述第一栅电极的侧壁上；以及第二栅极间隔物，在所述第二栅电极的侧壁上，其中：所述第一栅极间隔物沿着所述第一切割图案的所述侧壁凸出地弯曲，以及所述第二栅极间隔物沿着所述第二切割图案的所述侧壁凹入地弯曲。4.如权利要求1所述的半导体器件，其中：所述第一切割图案在所述第一栅电极的第一端和所述第一栅电极的第二端之间，以及所述第一切割图案在所述一个方向上测量的所述宽度沿着从所述第一栅电极的所述第一端朝所述第一栅电极的所述第二端的另一个方向增大到所述最大宽度然后减小。5.如权利要求4所述的半导体器件，其中所述第一栅电极的所述第一端在所述一个方向上测量的宽度大于所述第一栅电极的所述第二端在所述一个方向上测量的宽度。6.如权利要求4所述的半导体器件，其中所述第一栅电极的所述第一端和所述第一栅电极的所述第二端中的至少一个在所述一个方向上测量的宽度大于所述第一栅电极的其它部分在所述一个方向上测量的宽度。7.如权利要求1所述的半导体器件，其中：所述第二切割图案在所述第二栅电极的第一端和所述第二栅电极的第二端之间，以及所述第二切割图案在所述一个方向上测量的所述宽度沿着从所述第二栅电极的所述第一端朝所述第二栅电极的所述第二端的另一个方向减小到所述最小宽度然后增大。8.如权利要求1所述的半导体器件，其中：所述第一区域是包括单栅极器件的区域，以及所述第二区域是包括额外栅极器件的区域。9.如权利要求1所述的半导体器件，还包括：在所述第一有源图案上的一对第一源极/漏极图案和在所述一对第一源极/漏极图案
之间的第一沟道图案；以及在所述第二有源图案上的一对第二源极/漏极图案和在所述一对第二源极/漏极图案之间的第二沟道图案，其中：所述第一沟道图案包括堆叠在所述第一有源图案上的多个第一半导体图案，以及所述第二沟道图案包括堆叠在所述第二有源图案上的多个第二半导体图案。10.如权利要求9所述的半导体器件，其中：所述第一栅电极还包括在彼此垂直相邻的所述第一半导体图案之间的第一部分，以及所述第二栅电极还包括在彼此垂直相邻的所述第二半导体图案之间的第二部分。11.一种半导体器件，包括：衬底，包括第一有源区和第二有源区；在所述第一有源区上的第一有源图案和在所述第二有源区上的第二有源图案；在所述第一有源图案上的一对第一源极/漏极图案和在所述一对第一源极/漏极图案之间的第一沟道图案，所述第一沟道图案包括堆叠在所述第一有源图...

【专利技术属性】
技术研发人员：朴范琎，姜明吉，金大元，金洞院，申在训，赵槿汇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：