用于具有选择器的rERAM阵列的混合电流强加读取方案制造技术

本发明专利技术公开了用于当使用电流强加读取时读取存储器阵列中的可逆电阻率单元的技术。使用电流强加参考读取首先读取这些存储器单元。如果该电流强加参考读取成功，则返回该电流强加参考读取的结果。如果该电流强加参考读取不成功，则执行电流强加自参考读取(SRR)，并且返回该电流强加SRR的结果。该电流强加参考读取提供对这些存储器单元的非常快的读取，并且在大多数情况下可以成功。在该电流强加参考读取不成功的情况下，该电流强加SRR提供更准确的读取。此外，该电流强加参考读取可以使用比该电流强加SRR更少的功率。在一个方面，该混合电流强加读取用于MRAM单元，读取这些MRAM单元特别有挑战性。别有挑战性。别有挑战性。

【技术实现步骤摘要】
用于具有选择器的rERAM阵列的混合电流强加读取方案

技术介绍

[0001]存储器广泛用于各种电子设备，诸如蜂窝电话、数字相机、个人数字助理、医疗电子器件、移动计算设备、非移动计算设备和数据服务器。存储器可包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接至电源(例如，电池)时，非易失性存储器也允许存储和保留信息。
[0002]存储器单元可以驻留在交叉点存储器阵列中。在具有交叉点型架构的存储器阵列中，第一组导电线跨衬底的表面延伸，并且第二组导电线形成于第一组导电线上方，在衬底上方沿垂直于第一组导电线的方向延伸。存储器单元位于这两组导电线的交叉点结处。
[0003]可逆电阻率单元由具有可编程电阻的材料形成。在二进制方法中，每个交叉点处的存储器单元可以被编程为两种电阻状态—高电阻状态和低电阻状态—中的一种。在一些方法中，可以使用超过两种电阻状态。一种类型的可逆电阻率单元是磁阻式随机存取存储器(MRAM)单元。MRAM单元使用磁化来表示所存储的数据，这与使用电荷来存储数据的某些其他存储器技术相反。通过改变MRAM单元内的磁性元件(“自由层”)的磁化方向将数据位写入MRAM单元，并且通过测量MRAM单元的电阻来读取位(低电阻通常表示“0”位并且高电阻通常表示“1”位)。
[0004]读取包括但不限于MRAM单元的可逆电阻率存储器单元存在挑战。用于读取可逆电阻率单元的一种技术是参考读取，其中将存储器单元的条件与参考信号(诸如参考电压)进行比较。将信号施加到存储器单元来确定该存储器单元的条件。例如，可以在存储器单元两端施加电压，从而产生具有表示存储器单元的电阻的量值的电流。可以将该电流转换为样本电压，将该样本电压与参考电压进行比较。基于该采样电压是高于还是低于参考电压来确定存储器单元的状态。
[0005]用于读取可逆电阻率单元的另一种技术是自参考读取(SRR)。一种 SRR技术包括第一读取、到已知状态的写入和第二读取。用于第一读取的一种技术是在存储器单元两端施加读取电压，从而产生具有表示存储器单元的电阻的量值的电流并存储该读取电压。可以调整所存储的电压(例如，向上调整150mV)，以便与稍后的读取进行比较。用于第二读取的一种技术是在存储器单元两端施加读取电压，从而产生具有表示存储器单元的电阻的量值的电流。存储来自第一读取的电压样本并将其与来自第二读取的电压样本进行比较。对存储器单元的原始状态的确定取决于在破坏性写入为已知状态之后第一经调整的读取电压与第二读取电压之间的差值。然后，如果第二读取示出位状态尚未改变，则存储器单元在破坏性写入之前处于破坏性写入的状态。如果位状态改变，则存储器单元被破坏性写入从不同状态改变为破坏性写入将位驱动到的状态。
附图说明
[0006]类似编号的元件是指不同的图中的共同部件。
[0007]图1是连接到主机的非易失性存储器系统的一个实施方案的框图。
[0008]图2是前端处理器电路的一个实施方案的框图。在一些实施方案中，前端处理器电
路是存储器控制器的一部分。
[0009]图3是后端处理器电路的一个实施方案的框图。在一些实施方案中，后端处理器电路是存储器控制器的一部分。
[0010]图4是存储器封装件的一个实施方案的框图。
[0011]图5A是存储器裸片的一个实施方案的框图。
[0012]图5B是包含控制裸片和存储器结构裸片的集成存储器组件的一个实施方案的框图。
[0013]图6A描绘了堆叠在衬底上的集成存储器组件的实施方案的侧视图。
[0014]图6B描绘了堆叠在衬底上的集成存储器组件的实施方案的侧视图。
[0015]图7A以斜视图描绘了形成交叉点架构的存储器阵列的一部分的一个实施方案。
[0016]图7B和图7C分别呈现了图7A中的交叉点结构的侧视图和顶视图。
[0017]图7D以斜视图描绘了形成交叉点架构的两级存储器阵列的一部分的一个实施方案。
[0018]图8示出了MRAM存储器单元的结构的实施方案，在此，例如，选定单元由电流源驱动以读取或写入。
[0019]图9更详细地示出了将以交叉点阵列实现的MRAM存储器单元设计的实施方案。
[0020]图10A和图10B示出了MRAM存储器单元通过产生自旋转移矩 (STT)的流动电流进行写入。
[0021]图11A和图11B示出了用于将阈值开关选择器结合到具有交叉点架构的MRAM存储器阵列中的实施方案。
[0022]图12描绘了具有交叉点架构的存储器阵列的实施方案。
[0023]图13是混合电流强加读取过程的一个实施方案的流程图。
[0024]图14是其中使用ECC引擎来测试电流强加参考读取是否成功的混合电流强加读取过程的一个实施方案的流程图。
[0025]图15A是其中测试到存储器单元处于不确定区域中的混合电流强加读取过程的一个实施方案的流程图。
[0026]图15B描绘了存储器单元的两个电阻分布，其中这两个电阻分布之间存在不确定区域。
[0027]图15C描绘了不确定区域的概念，其中水平轴是电压。
[0028]图15D描绘了可以用于确定存储器单元是否处于不确定区域的电路。
[0029]图16是描绘电流强加参考读取过程的一个实施方案的流程图。
[0030]图17是描绘电流强加SRR过程的一个实施方案的流程图。
[0031]图18A描绘了在电流强加SRR的一个实施方案期间被驱动通过选定字线的访问位电流的电流与时间的关系。
[0032]图18B描绘了在电流强加的实施方案期间在选定MRAM单元两端的电压的电压与时间的关系，其中虚线用于已经处于AP状态的位，并且实线用于处于P状态的位(该位在1822波形期间被写入为AP状态)。
[0033]图19是描绘其中来自电流强加参考读取的值被保存并在电流强加SRR 中使用的过程的一个实施方案的流程图。
[0034]图20是用于将电流强加到字线的部件的框图。
[0035]图21是电流发生器的一个实施方案的示意图，不管与参考电源和供电电源的距离如何变化，该电流发生器均可减小图块和图块之间的电流变化。
[0036]图22是当使用混合电流强加读取方案时的确定性返回时间的过程的实施方案的流程图。
[0037]图23和图24描绘了混合电流强加读取的实施方案的接口定时图。
[0038]图25是传达应在混合电流强加读取方案中执行读取的重试的过程的一个实施方案的流程图。
具体实施方式
[0039]本文公开了用于当使用电流强加读取时读取存储器阵列中的可逆电阻率单元的技术。电流强加读取强制电流通过存储器单元，并且测量作为结果而出现在该单元和选择电路两端的电压。所测得的电压表示存储器单元的电阻。存储器单元可以驻留在交叉点存储器阵列中。在实施方案中，每个存储器单元具有与双端子选择器元件串联的电阻式随机存取存储器元件。双端子选择器元件可以是阈值开关选择器，诸如双向阈值本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，包括：存储器阵列，所述存储器阵列包括多个非易失性存储器单元，每个存储器单元包括电阻式随机存取存储器元件和与所述存储器元件串联的双端子选择器元件；和控制电路，所述控制电路被配置为：使用电流强加参考读取来读取一组选定存储器单元；以及响应于对于所述电流强加参考读取而言满足条件，使用电流强加自参考读取来读取所述一组选定存储器单元。2.根据权利要求1所述的装置，其中所述电阻式随机存取存储器元件包括磁阻式随机存取存储器(MRAM)元件。3.根据权利要求1所述的装置，其中所述双端子选择器元件包括双向阈值开关(OTS)。4.根据权利要求1所述的装置，其中所述存储器阵列包括：多条第一导电线；和多条第二导电线，所述多个非易失性存储器单元中的每个非易失性存储器单元连接在所述第一导电线中的一条第一导电线与所述第二导电线中的一条第二导电线之间。5.根据权利要求1所述的装置，其中所述控制电路被配置为：对使用所述电流强加参考读取从所述选定存储器单元的所述组读取的数据执行解码算法，其中所述条件包括对使用所述电流强加参考读取从所述组读取的数据进行解码失败。6.根据权利要求5所述的装置，其中所述控制电路包括：错误校正码(ECC)引擎，所述ECC引擎在与所述存储器阵列相同的半导体裸片上，所述ECC引擎被配置为对使用所述电流强加参考读取从所述选定存储器单元的所述组读取的所述数据执行所述解码算法。7.根据权利要求1所述的装置，其中所述控制电路被配置为：估计使用所述电流强加参考读取从所述组读取的码字中错误的位数量，而不完全解码所述码字，其中所述条件包括被估计为错误的所述位数量大于阈值。8.根据权利要求1所述的装置，其中所述条件基于所述组中的所述存储器单元中具有基于所述电流强加参考读取而落入不确定区域的电阻的存储器单元的数量，其中如果所述电阻在第一电阻与第二电阻之间，则存储器单元处于所述不确定区域中。9.根据权利要求8所述的装置，其中所述控制电路被进一步配置为：响应于预先确定数量或更多的所述存储器单元处于所述不确定区域中，返回来自所述组的所述电流强加自参考读取的结果。10.根据权利要求9所述的装置，其中所述控制电路被进一步配置为：响应于小于所述预先确定数量的存储器单元处于所述不确定区域中，对使用所述电流强加参考读取从所述选定存储器单元的所述组读取的数据执行解码算法；以及响应于成功解码和校正所述数据，返回来自所述组的所述电流强加参考读取的结果。11.根据权利要求1所述的装置，其中所述控制电路被配置为：存储使用所述电流强加参考读取来读取所述组所得的结果；以及使用所存储的结果来避免所述组的所述电流强加自参考读取的第一读取。12.根据权利要求1所述的装置，其中所述控制电路被进一步配置为：
响应于对于所述电流强加参考读取而言满足所述条件，向发出针对存储在所述组中的数据的读取命令的存储器控制器发送重试信号。13.根据权利要求12所述的装置，其中所述控制电路还包括所述存储器控制器，所述存储器控制器被配置为：...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：