半导体结构及其形成方法技术

本发明专利技术公开一种半导体结构及其形成方法，其中该半导体结构包含一基底，基底上有至少一第一晶体管以及一第二晶体管，以及一电容结构，位于该基底上方的一介电层中，其中该电容结构电连接该第一晶体管的一栅极，以及该第二晶体管的一漏极。晶体管的一漏极。晶体管的一漏极。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体领域，尤其是涉及一种包含两晶体管一电容(2T1C)的铁电随机存取存储器(FeRAM)半导体结构以及其形成方法。

技术介绍

[0002]半导体存储器元件，已广泛应用于各种电子元件，例如，移动电话、数字相机、个人数字助理、移动计算装置及其他应用中。
[0003]其中，晶体管与电容都是常见的电子元件，两者之间相互组合也可以构成各种电路图案。例如铁电随机存取存储器(Ferroelectric random access memory，以下简称为FeRAM)是一种主要的存储器，且是很多电子产品中不可或缺的关键元件。FeRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据。
[0004]上述电子元件相互结合时，可能因为制作各该些电子元件的环境不同产生一些误差，造成电子元件结合成为电子产品时，产生更大的误差。

技术实现思路

[0005]本专利技术提供一种半导体结构，包含一基底，基底上有至少一第一晶体管以及一第二晶体管，以及一电容结构，位于该基底上方的一介电层中，其中该电容结构电连接该第一晶体管的一栅极，以及该第二晶体管的一漏极。
[0006]本专利技术另提供一种半导体结构的形成方法，包含提供一基底，基底上有至少形成有一第一晶体管以及一第二晶体管，以及形成一电容结构，位于该基底上方的一介电层中，其中该电容结构电连接该第一晶体管的一栅极，以及该第二晶体管的一漏极。
[0007]本专利技术的特点在于，形成一种包含有两晶体管一电容(2T1C)的铁电随机存取存储器的电路结构。其中，两个晶体管通过同一制作工艺，形成在同一基底的同一层内，因此两晶体管具有近似于相同的电性表现，在组合成2T1C的铁电随机存取存储器的电路结构时，也能提高电路结构的品质。此外，本专利技术在电容结构下方额外形成一平坦导电层，如此在蚀刻电容结构时也比较不容易破坏下方的元件。
附图说明
[0008]图1为本专利技术提出的一种由两晶体管以及一电容所组成的铁电随机存取存储器电路结构图；
[0009]图2至图5为本专利技术一实施例，形成包含两晶体管以及一电容的铁电随机存取存储器的剖面示意图。
[0010]主要元件符号说明
[0011]100:基底
[0012]102:半导体区
[0013]106:浅沟隔离
[0014]110:底层间介电层
[0015]112:金属栅极结构
[0016]114:掺杂区
[0017]116:高介电常数介电层
[0018]118:金属材料层
[0019]120:间隙壁
[0020]122:接触蚀刻停止层
[0021]123:介电层
[0022]130:第一接触
[0023]140:介电层
[0024]142:平坦导电层
[0025]150:下电极
[0026]152:铁电材料层
[0027]154:上电极
[0028]160:介电层
[0029]C:电容结构
[0030]T1:晶体管
[0031]T2:晶体管
[0032]P1:快速加热步骤
具体实施方式
[0033]为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。
[0034]为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
[0035]请参考图1至图5，图1绘示本专利技术提出的一种由两晶体管以及一电容所组成的铁电随机存取存储器电路结构图，图2至第图5绘示根据本专利技术一实施例，形成包含两晶体管以及一电容的铁电随机存取存储器的剖面示意图，为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。首先，如图1所示，提供一由两个晶体管以及一电容所组成的电路，包含有晶体管T1与晶体管T2以及电容结构C。上述三者构成一两晶体管一电容(2T1C)的铁电随机存取存储器(FeRAM)电路。其中，电容结构C分别连接晶体管T1的栅极以及晶体管T2的漏极。这种电路具有多种应用，除了当作铁电随机存取存储器单元以用来存储数据外，例如也可在晶体管T1的漏极连接一有机发光二极管(OLED)，即可作为有机发光二极管的驱动电路使用，本专利技术并不以此为限。
[0036]本专利技术的目的之一，即是形成上述2T1C铁电随机存取存储器电路。在现有的技术中，可能会将形成于不同芯片(chip)上、或是形成于同一芯片上不同层的晶体管彼此通过接触结构键合或电连接。然而申请人发现，形成在不同芯片上的晶体管、或是形成于同一芯
片上却位于不同层晶体管，即使使用相同的制作工艺来制造，在实际电性的表现上仍会存在差异性，这种差异性不利于晶体管的规格统一，也会对后续形成的电路结构造成误差。
[0037]为了避免这种状况，本专利技术的特征在于，将两个晶体管制作于同一层，再将该两晶体管分别连接至一电容结构中，以完成一2T1C铁电随机存取存储器电路结构。其中由于两个晶体管形成于同一层，且由相同的制作工艺所形成，两晶体管的电性表现将会趋近一致，降低后续电路的误差。
[0038]如图2所示，提供一基底100，基底上定义有一半导体区102，随后于基底100内形成多个提供电性绝缘的浅沟隔离(shallow trench isolation,STI)106。其中，基底100可以是各种半导体基底，例如是硅基底(silicon substrate)、外延硅基底(epitaxial silicon substrate)、硅锗半导体基底(silicon germanium substrate)、碳化硅基底(silicon carbide substrate)或硅覆绝缘(silicon
‑
on
‑
insulator,SOI)基底等。
[0039]然后于半导体元件区102中形成至少两多晶硅栅极(图未示)当作虚置栅极，并在完成轻掺杂漏极(LDD)、间隙壁(spacer)、源极/漏极、介电层沉积等制作工艺之后，继之以栅极取代(gate replacement)与接触插塞等制作工艺，用来将多晶硅栅极置换成金属栅极，并同时利用一化学机械研磨等的平坦化制作工艺而于基底100上全面性形成一平坦的底层间介电层110于基底100之上。至此，如图2所示，本实施例的半导体元件区102内包含至少两金属栅极结构112，且金属栅极结构112的一顶面与底层间介电层110的顶面切齐。
[0040]金属栅极结构112至少包含一高介电常数介电层116以及至少一金属材料层118。其中，高介电常数介电层116本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包含:基底，基底上有至少一第一晶体管以及一第二晶体管；以及电容结构，位于该基底上方的介电层中，其中该电容结构电连接该第一晶体管的栅极，以及该第二晶体管的漏极。2.如权利要求1所述的半导体结构，其中该第一晶体管与该第二晶体管位于该基底上的同一水平面。3.如权利要求1所述的半导体结构，其中该电容结构下方还包含有平坦导电层，其中该平坦导电层的材质包含铜，且该平坦导电层直接接触该电容结构。4.如权利要求3所述的半导体结构，其中还包含有至少两接触结构，分别电连接该第一晶体管的该栅极、该第二晶体管的该漏极，以及同时电连接该平坦导电层。5.如权利要求3所述的半导体结构，其中该平坦导电层的宽度等于该电容结构的宽度。6.如权利要求1所述的半导体结构，其中该电容结构包含有上电极、下电极以及中间铁电材料层。7.如权利要求6所述的半导体结构，其中该铁电材料层的材质包含有氧化铪锆(HZO)。8.一种半导体结构的形成方法，包含:提供基底，基底上有至少形成有第一晶体管以及第二晶体管；以及形成电容结构，位于该基底上方的介电层中，其中该电容结构电连接该第一晶体管的栅极，以及该第二晶体管的漏极。9.如权利要求8所述的形成方法，其中该第一晶体...

【专利技术属性】
技术研发人员：刘鸿辉，蔡世鸿，林俊贤，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：