基于氧化物半导体的铁电存储器制造技术

本发明专利技术公开一种基于氧化物半导体的铁电存储器，其包含一基底、一写入电极设置在该基底上、一铁电介电层设置在该写入电极上、一氧化物半导体层设置在该铁电介电层上、一源极与一漏极分别设置在该氧化物半导体层上并且相隔一预定距离，其中该源极与该漏极还分别连接到一金属板线与一位线、一栅绝缘层设置在该源极、该漏极以及该氧化物半导体层上、以及一字符线，设置在该栅绝缘层上，其中该字符线、该氧化物半导体层、该铁电介电层以及该写入电极在垂直该基底的方向上彼此重叠。垂直该基底的方向上彼此重叠。垂直该基底的方向上彼此重叠。

【技术实现步骤摘要】
基于氧化物半导体的铁电存储器


[0001]本专利技术涉及一种铁电存储器，更具体言之，其涉及一种基于氧化物半导体的铁电存储器。

技术介绍

[0002]在现今的存储器存储技术中，传统的闪存存储器(Flash)因为其写入次数有限，不适合频繁的存储器写入应用，而静态存取存储器(SRAM)则因其所需的布局面积过大，不利于提高存储容量以及尺寸微缩化。对此，铁电存储器(Ferroelectric Random Access Memory,FRAM)作为一种随机存取存储器类型，其可兼具上述存储器类型所具备的布局面积小以及耐读写性强等优点。理论上，铁电存储器能将只读存储器(ROM)的非易失性数据存储特性和随机存取存储器(RAM)的无限次读写、高速读写以及低功耗等优势结合在一起，有望成为下一世代新兴的存储器类型。
[0003]目前现有的铁电存储器设计多为FeFET与FeRAM两种。FeFET的结构与NAND Flash相似，其将NAND Flash中的浮动栅替换成铁电材料整合在栅极介电层中，因为本身结构也是场效晶体管，所以做成永久存储器或晶体管都行，且由于结构与NAND Flash相似，所以也可以做成3D结构，存储密度可以达到很高。FeRAM类型的结构则与DRAM类似，以一个晶体管串接一个电容(1T1C架构)构成一个存储器位，只是将电容中的介电质改为铁电材料。
[0004]由于上述现有的铁电存储器设计是分别将铁电电容整合在栅极介电层中或是串接在晶体管的源极端，其存储器的写入运作是依靠漏极端的位线或是栅极端的字符线施加远超出供电电压V
CC
的电压来达成写入动作，这样的运作设计容易造成晶体管元件损伤。故此，本领域中的技术人士仍需对现有的铁电存储器架构进行改良，以克服上述缺点。

技术实现思路

[0005]有鉴于上述现有技术的缺点，本专利技术于此提出了一种新颖的基于氧化物半导体的铁电存储器(FRAM)结构，其特点在于将铁电存储器的电容制作在氧化物半导体场效晶体管(OSFET)的沟道区域正下方，如此可以降低存储器整体所需的布局面积。此外，电容的正下方增设了一个写入电极来控制该铁电存储器的写入运作，如此可以解决现有技术中因为只通过位线或字符线提供写入电压所导致的所需写入电压过大、造成晶体管元件损伤等问题。
[0006]本专利技术的其一面向在于提出一种基于氧化物半导体的铁电存储器，其包含一基底、一写入电极设置在该基底上、一铁电介电层设置在该写入电极上、一氧化物半导体层设置在该铁电介电层上、一源极与一漏极分别设置在该氧化物半导体层上并且相隔一预定距离，其中该源极与该漏极还分别连接到一金属板线与一位线、一栅绝缘层设置在该源极、该漏极以及该氧化物半导体层上、以及一字符线，设置在该栅绝缘层上，其中该字符线、该氧化物半导体层、该铁电介电层以及该写入电极在垂直该基底的方向上彼此重叠。
[0007]本专利技术的另一面向在于提出一种基于氧化物半导体的铁电存储器，其包含一基
底、一字符线设置在该基底上、一栅绝缘层设置在该字符线上、一氧化物半导体层设置在该栅绝缘层上、一源极与一漏极分别设置在该氧化物半导体层上并且相隔一预定距离，其中该源极与该漏极还分别连接到一金属板线与一位线、一铁电介电层设置在该源极、该漏极以及该氧化物半导体层上、以及一写入电极设置在该铁电介电层上，其中该写入电极、该铁电介电层、该氧化物半导体层、该栅绝缘层以及该字符线在垂直该基底的方向上彼此重叠。
[0008]本专利技术的这类目的与其他目的在阅者读过下文中以多种附图与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
[0009]本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本专利技术实施例有进一步的了解。该些附图描绘了本专利技术一些实施例并连同本文描述一起说明了其原理。在该些附图中：
[0010]图1为本专利技术实施例中一基于氧化物半导体的铁电存储器的电路示意图；
[0011]图2为本专利技术实施例中一基于氧化物半导体的铁电存储器在读取与写入运作时各节点的电压列表的示意图；
[0012]图3为本专利技术实施例中一基于氧化物半导体的铁电存储器的截面示意图；以及
[0013]图4为本专利技术另一实施例中一基于氧化物半导体的铁电存储器的截面示意图。
[0014]需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，附图中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
[0015]符号说明
[0016]10
ꢀꢀꢀꢀ
铁电存储器
[0017]20
ꢀꢀꢀꢀ
铁电存储器
[0018]100
ꢀꢀꢀ
基底
[0019]101
ꢀꢀꢀ
铁电介电层
[0020]104
ꢀꢀꢀ
第一氧化物半导体层
[0021]106
ꢀꢀꢀ
第二氧化物半导体层
[0022]108
ꢀꢀꢀ
栅绝缘层
[0023]110
ꢀꢀꢀ
保护层
[0024]200
ꢀꢀꢀ
基底
[0025]201
ꢀꢀꢀ
铁电介电层
[0026]204
ꢀꢀꢀ
第一氧化物半导体层
[0027]206
ꢀꢀꢀ
第二氧化物半导体层
[0028]208
ꢀꢀꢀ
栅绝缘层
[0029]210
ꢀꢀꢀ
保护层
[0030]C
ꢀꢀꢀꢀꢀ
沟道
[0031]D
ꢀꢀꢀꢀꢀ
漏极
[0032]G
ꢀꢀꢀꢀꢀ
栅极
[0033]PL
ꢀꢀꢀꢀ
金属板线
[0034]S
ꢀꢀꢀꢀꢀ
源极
[0035]WE
ꢀꢀꢀꢀ
写入电极
[0036]WL
ꢀꢀꢀꢀ
字符线
[0037]V
CC
ꢀꢀꢀ
供电电压
[0038]V
R
ꢀꢀꢀꢀ
读取电压
[0039]V
B
ꢀꢀꢀꢀ
偏压
具体实施方式
[0040]现在下文将详细说明本专利技术的示例性实施例，其会参照附附图出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本专利技术的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
[0041]阅者应能容易理解，本案中的「在
…
上」、「在
…
之上」和「在...

【技术保护点】

【技术特征摘要】
1.一种基于氧化物半导体的铁电存储器，包含：基底；写入电极，设置在该基底上；铁电介电层，设置在该写入电极上；氧化物半导体层，设置在该铁电介电层上；源极与漏极，分别设置在该氧化物半导体层上并且相隔预定距离，其中该源极与该漏极还分别连接到金属板线与位线；栅绝缘层，设置在该源极、该漏极以及该氧化物半导体层上；以及字符线，设置在该栅绝缘层上，其中该字符线、该氧化物半导体层、该铁电介电层以及该写入电极在垂直该基底的方向上彼此重叠。2.如权利要求1所述的基于氧化物半导体的铁电存储器，还包含保护层，设置在该栅绝缘层上并介于该字符线与该栅绝缘层之间。3.如权利要求1所述的基于氧化物半导体的铁电存储器，其中该源极以及该漏极与该写入电极在垂直该基底的方向上没有彼此重叠。4.如权利要求1所述的基于氧化物半导体的铁电存储器，其中该基底表面包含绝缘层，并且该写入电极设置于该绝缘层上。5.如权利要求1所述的基于氧化物半导体的铁电存储器，其中在写入运作时，该写入电极施加偏压并且该金属板线施加0伏特来对该铁电介电层进行数据写入。6.如权利要求1所述的基于氧化物半导体的铁电存储器，其中在写入运作时，该写入电极施加偏压并且该金属板线施加反向偏压来对该铁电介电层进行该数据写入。7.如权利要求1所述的基于氧化物半导体的铁电存储器，其中在读取运作时，该位线施加读取电压来读取存储于该铁电介电层的数据。8.如权利要求1所述的基于氧化物半导体的铁电存储器，其中在读取运作时，该字符线施加供电电压来开启该氧化物半导体层中的沟道，该写入电极施加该供电电压来调整该沟道的临界电压。9.一种基于氧化物半导体的铁电存储器，包含...

【专利技术属性】
技术研发人员：张守仁，廖洺汉，陈旻政，吉田宏，
申请(专利权)人：力晶积成电子制造股份有限公司，
类型：发明
国别省市：