一种基于NMOS管的防反接电路制造技术

本实用新型专利技术公开一种基于NMOS管的防反接电路，包括：NMOS管Q1、NPN三极管Q2、PNP三极管Q3、驱动电路和升压电路；NMOS管Q1的源极与电源输入端电连接，其漏极分别与驱动电路的输入端和升压电路的输入端电连接，其栅极与PNP三极管Q3的集电极电连接，驱动电路的输出端和升压电路的输出端分别与负载电连接；NPN三极管Q2的基极与电源输入端电连接，其集电极与PNP三极管Q3的基极电连接，其发射极接地；PNP三极管Q3的基极与NPN三极管Q2的集电极电连接，其集电极与PNP三极管Q3的基极电连接，其发射极与驱动输入端电连接，驱动输入端的电压值为升压电路的输出端的电压值。本实用新型专利技术利用升压电路输出的高电压驱动NMOS管Q1，NMOS管价格低廉，功耗较低，大大降低了损耗。大大降低了损耗。大大降低了损耗。

【技术实现步骤摘要】
一种基于NMOS管的防反接电路


[0001]本技术属于电子电路
，具体涉及一种基于NMOS管的防反接电路。

技术介绍

[0002]为了防止电源输入时的误操作，会在电源单元中设置防反接电路。当电源反接时阻止电源回路导通，从而保护负载。
[0003]目前防反接电路主要包括以下两种。
[0004]第一种是基于肖特基二极管设计的电路，利用二极管的单向导电性来实现防反接保护，但是输入大电流的情况下，二极管对电路的功耗影响是非常大的，造成电路效率低下、发热量增加，大大缩短了电路元器件的使用寿命。
[0005]第二重是基于PMOS管设计的电路，利用PMOS管的开关特性来实现防反接保护，但是，PMOS管的成本高，内阻较大，功耗也较大。

技术实现思路

[0006]为了解决上述技术问题，本技术提出了一种基于NMOS管的防反接电路。
[0007]为了达到上述目的，本技术的技术方案如下：
[0008]一种基于NMOS管的防反接电路，包括：NMOS管Q1、NPN三极管Q2、PNP三极管Q3、驱动电路和升压电路；
[0009]NMOS管Q1的源极与电源输入端电连接，其漏极分别与驱动电路的输入端和升压电路的输入端电连接，其栅极与PNP三极管Q3的集电极电连接，驱动电路的输出端和升压电路的输出端分别与负载电连接；
[0010]NPN三极管Q2的基极与电源输入端电连接，其集电极与PNP三极管Q3的基极电连接，其发射极接地；
[0011]PNP三极管Q3的基极与NPN三极管Q2的集电极电连接，其集电极与PNP三极管Q3的基极电连接，其发射极与驱动输入端电连接，驱动输入端的电压值为升压电路的输出端的电压值。
[0012]在上述技术方案的基础上，还可做如下改进：
[0013]作为优选的方案，防反接电路还包括：储能电路，NMOS管Q1的漏极通过储能电路与升压电路的输入端电连接。
[0014]作为优选的方案，储能电路与升压电路的连接端还通过MOS管Q4与驱动电路电连接，驱动电路控制MOS管的开关。
[0015]作为优选的方案，升压电路包括：肖特基二极管D2、电容D2和电阻R2，电容D2和电阻R2串联后再与肖特基二极管D2并联设置。
[0016]作为优选的方案，电源输入端设有浪涌保护器，浪涌保护器的一端与电源输入端电连接，其另一端接地。
[0017]作为优选的方案，电源输入端设有过滤电路，过滤电路包括：并联设置的过滤电容
C1和电阻R1，过滤电路的一端与电源输入端电连接，其另一端接地。
[0018]作为优选的方案，驱动输入端设有调压电路，调压电路包括：并联设置的电容C3和齐纳二极管D1，调压电路的一端与驱动输入端电连接，其另一端接地。
[0019]作为优选的方案，NMOS管Q1的漏极通过电感L2与驱动电路的输入端电连接。
[0020]作为优选的方案，NMOS管Q1的漏极通过一个或多个并联设置的电容接地。
[0021]作为优选的方案，升压电路的输出端通过一个或多个并联设置的电容接地。
[0022]本技术提出了一种基于NMOS管的防反接电路，电路结构简单，利用升压电路输出的高电压驱动NMOS管Q1，NMOS管价格低廉，易于采购，内阻较低，功耗也较低，大大降低了损耗。
附图说明
[0023]为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
[0024]图1为本技术实施例提供的防反接电路的电路图之一。
[0025]图2为本技术实施例提供的防反接电路的电路图之二。
[0026]图3为本技术实施例提供的防反接电路的电路图之三。
[0027]其中：1
‑
驱动电路，2
‑
升压电路，3
‑
储能电路，4
‑
过滤电路，5
‑
调压电路。
具体实施方式
[0028]下面结合附图详细说明本技术的优选实施方式。
[0029]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0030]同时，“第一”、“第二”等表述仅用于区分多个构型的目的，而不是限制构型或其他特征之间的顺序。
[0031]另外，“包括”元件的表述是“开放式”表述，该“开放式”表述仅仅是指存在对应的部件，不应当解释为排除附加的部件。
[0032]为了达到本技术的目的，一种基于NMOS管的防反接电路的其中一些实施例中，如图1所示，防反接电路包括：NMOS管Q1、NPN三极管Q2、PNP三极管Q3、驱动电路1和升压电路2。
[0033]NMOS管Q1的源极与电源输入端V1电连接，其漏极分别与驱动电路1的输入端和升压电路2的输入端电连接，其栅极与PNP三极管Q3的集电极电连接，驱动电路1的输出端和升压电路2的输出端分别与负载电连接；NPN三极管Q2的基极与电源输入端V1电连接，其集电极与PNP三极管Q3的基极电连接，其发射极接地；PNP三极管Q3的基极与NPN三极管Q2的集电极电连接，其集电极与PNP三极管Q3的基极电连接，其发射极与驱动输入端V2电连接，驱动输入端V2的电压值为升压电路2的输出端的电压值VH。
[0034]升压电路2的输出端的电压值高于电源输入端的电压值。
[0035]本技术防反接电路的工作过程如下：
[0036]当电源输入端V1正常供电，NMOS管Q1内的体二极管导通，驱动电路1和升压电路2工作，升压电路2的输出端输出高压VH，驱动输入端V2的电压值从初始的0变为高压VH。
[0037]NPN三极管Q2导通，PNP三极管Q3导通，NMOS管Q1的栅极电压高于NMOS管Q1的源极电压，NMOS管Q1的漏极与源极导通，漏极与源极之间的压差很小，损耗很小，电路正常运行。
[0038]当电源输入端V1反接时，NMOS管Q1内的体二极管不导通。
[0039]为了进一步地优化本技术的实施效果，在另外一些实施方式中，其余特征技术相同，不同之处在于，如图2所示，防反接电路还包括：储能电路3，NMOS管Q1的漏极通过储能电路3与升压电路2的输入端电连接。
[0040]进一步，储能电路3与升压电路2的连接端还通过MOS管Q4与驱动电路1电连接，驱动电路1控制MOS管的开关。
[0041]进一步，MOS管Q4为NMOS管。
[0042]进一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于NMOS管的防反接电路，其特征在于，包括：NMOS管Q1、NPN三极管Q2、PNP三极管Q3、驱动电路和升压电路；NMOS管Q1的源极与电源输入端电连接，其漏极分别与所述驱动电路的输入端和升压电路的输入端电连接，其栅极与PNP三极管Q3的集电极电连接，所述驱动电路的输出端和升压电路的输出端分别与负载电连接；NPN三极管Q2的基极与电源输入端电连接，其集电极与PNP三极管Q3的基极电连接，其发射极接地；PNP三极管Q3的基极与NPN三极管Q2的集电极电连接，其集电极与PNP三极管Q3的基极电连接，其发射极与驱动输入端电连接，所述驱动输入端的电压值为所述升压电路的输出端的电压值。2.根据权利要求1所述的防反接电路，其特征在于，所述防反接电路还包括：储能电路，NMOS管Q1的漏极通过储能电路与所述升压电路的输入端电连接。3.根据权利要求2所述的防反接电路，其特征在于，所述储能电路与所述升压电路的连接端还通过MOS管Q4与所述驱动电路电连接，所述驱动电路控制所述MOS管的开关。4.根据权利要求1
‑
3任一项所述的防反接电路，其特征在于，所述升压电路包括：肖特基二极管D2、电容D2和电阻R2，电容D2和电阻R2串联后再与肖特基二极管...

【专利技术属性】
技术研发人员：汪志勇，
申请(专利权)人：文语电子科技苏州有限公司，
类型：新型
国别省市：