图像传感器像素结构及其制备方法技术

本发明专利技术提供了一种图像传感器像素结构及其制备方法，包括：衬底；光电二极管，位于衬底中，相邻的光电二极管之间形成有沟槽隔离结构；U型掺杂区，位于衬底中且包裹光电二极管的底面和侧面，U型掺杂区包括第一掺杂区、第二掺杂区和第三掺杂区，其中，第一掺杂区和第二掺杂区沿衬底的厚度方向自上而下的排列以包裹光电二极管的侧面，第三掺杂区包裹光电二极管的底面且与第二掺杂区相接，并且第一掺杂区和第三掺杂区的掺杂浓度均大于第二掺杂区的掺杂浓度，第一掺杂区、第二掺杂区和第三掺杂区的掺杂浓度均大于衬底的掺杂浓度，以形成U型电场；本发明专利技术能够提高像素的信噪比，以提高像素质量。素质量。素质量。

【技术实现步骤摘要】
图像传感器像素结构及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种图像传感器像素结构及其制备方法。

技术介绍

[0002]背照式图像传感器由于其低功耗，运行速度快等特点成为目前图像传感器市场的主流之一，但随着像素尺寸的不断减小，成像过程中相邻的光电二极管之间的电性串扰成为影响成像质量的重要因素之一。当光照射到像素区时，位于非电场区的光生电子的扩散会致使相邻的光电二极管产生串性干扰，由于此电信号没有相对应的像素点信号输出，则会成为像素中的噪声，降低像素的质量。

技术实现思路

[0003]本专利技术的目的在于提供一种图像传感器像素结构及其制备方法，防止相邻光电二极管之间的杂讯电子发生电性串扰，提高像素的信噪比，以提高像素质量。
[0004]为了达到上述目的，本专利技术提供了一种图像传感器像素结构，包括：衬底；光电二极管，位于所述衬底中，相邻的所述光电二极管之间形成有沟槽隔离结构；U型掺杂区，位于所述衬底中且包裹所述光电二极管的底面和侧面，所述U型掺杂区包括第一掺杂区、第二掺杂区和第三掺杂区，其中，所述第一掺杂区和所述第二掺杂区沿所述衬底的厚度方向自上而下的排列以包裹所述光电二极管的侧面，所述第三掺杂区包裹所述光电二极管的底面且与所述第二掺杂区相接，并且所述第一掺杂区和所述第三掺杂区的掺杂浓度均大于所述第二掺杂区的掺杂浓度，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的掺杂浓度均大于所述衬底的掺杂浓度，以形成U型电场。
[0005]可选的，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的掺杂离子均包括硼离子。
[0006]可选的，所述衬底的掺杂类型为P型。
[0007]可选的，所述第一掺杂区和所述第二掺杂区沿所述衬底的厚度方向的厚度相同。
[0008]可选的，所述第二掺杂区的底面和所述第三掺杂区的底面对齐。
[0009]可选的，所述光电二极管包括自上而下排列的P型钳位层和N型感光区，所述第一掺杂区和所述第二掺杂区包裹所述P型钳位层和所述N型感光区的侧面，所述第三掺杂区包裹所述N型感光区的底面。
[0010]可选的，每相邻两个所述光电二极管中的至少一个被所述U型掺杂区包裹。
[0011]本专利技术还提供了一种图像传感器像素结构的制备方法，包括：提供衬底；形成光电二极管位于所述衬底中，相邻的所述光电二极管之间形成有沟槽隔离结构；以及，形成U型掺杂区位于所述衬底中且包裹所述光电二极管的底面和侧面；
其中，所述U型掺杂区包括第一掺杂区、第二掺杂区和第三掺杂区，所述第一掺杂区和所述第二掺杂区沿所述衬底的厚度方向自上而下的排列以包裹所述光电二极管的侧面，所述第三掺杂区包裹所述光电二极管的底面且与所述第二掺杂区相接，并且所述第一掺杂区和所述第三掺杂区的掺杂浓度均大于所述第二掺杂区的掺杂浓度，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的掺杂浓度均大于所述衬底的掺杂浓度，以形成U型电场。
[0012]可选的，形成所述光电二极管和所述沟槽隔离结构的步骤包括：刻蚀所述衬底以在所述衬底中形成沟槽，在所述沟槽内填充隔离层以构成所述沟槽隔离结构；以及，对所述衬底进行离子注入以在所述衬底中形成自上而下排列的P型钳位层和N型感光区，所述P型钳位层和所述N型感光区构成所述光电二极管。
[0013]可选的，形成所述U型掺杂区的步骤包括：在所述衬底和所述光电二极管上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层具有若干第一开口，所述第一开口显露出所述衬底的部分表面；执行第一离子注入工艺以在所述衬底中形成所述第一掺杂区，执行第二离子注入工艺以在所述衬底中形成所述第二掺杂区；去除所述第一图形化的光刻胶层；在所述衬底和所述光电二极管上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层具有若干第二开口，所述第二开口至少显露出所述光电二极管的表面；执行第三离子注入工艺以在所述衬底中形成所述第三掺杂区；以及，去除所述第二图形化的光刻胶层。
[0014]在本专利技术提供的图像传感器像素结构及其制备方法中，光电二极管位于衬底中，相邻的光电二极管之间形成有沟槽隔离结构；U型掺杂区位于衬底中且包裹光电二极管的底面和侧面，U型掺杂区包括第一掺杂区、第二掺杂区和第三掺杂区，其中，第一掺杂区和第二掺杂区沿衬底的厚度方向自上而下的排列以包裹光电二极管的侧面，第三掺杂区包裹光电二极管的底面且与第二掺杂区相接，并且第一掺杂区和第三掺杂区的掺杂浓度均大于第二掺杂区的掺杂浓度，第一掺杂区、第二掺杂区和第三掺杂区的掺杂浓度均大于衬底的掺杂浓度，以形成U型电场。本专利技术中由于第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度，会形成由第二掺杂区指向第一掺杂区的电场；第三掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度，会形成由第二掺杂区指向第三掺杂区的电场；第三掺杂区的掺杂浓度大于衬底的掺杂浓度，会形成由衬底指向第三掺杂区的电场，以构成U形电场；U形电场会将相邻光电二极管之间的杂讯电子拉离光电二极管，以防止相邻光电二极管之间的杂讯电子发生电性串扰，提高像素的信噪比，以提高像素质量。
附图说明
[0015]图1为本专利技术实施例一提供的图像传感器像素结构的制备方法的流程图。
[0016]图2为本专利技术实施例一提供的图像传感器像素结构的制备方法中形成光电二极管后的剖面示意图。
[0017]图3为本专利技术实施例一提供的图像传感器像素结构的制备方法中形成第一掺杂区
后的剖面示意图。
[0018]图4为本专利技术实施例一提供的图像传感器像素结构的制备方法中形成第二掺杂区后的剖面示意图。
[0019]图5为本专利技术实施例一提供的图像传感器像素结构的制备方法中去除第一图形化的光刻胶层后的剖面示意图。
[0020]图6为本专利技术实施例一提供的图像传感器像素结构的制备方法中形成第三掺杂区后的剖面示意图。
[0021]图7为本专利技术实施例一提供的图像传感器像素结构的剖面示意图。
[0022]其中，附图标记为：10
‑
衬底；20
‑
光电二极管；21
‑
P型钳位层；22
‑
N型感光区；30
‑
沟槽隔离结构；41
‑
第一图形化的光刻胶层；42
‑
第二图形化的光刻胶层；51
‑
第一掺杂区；52
‑
第二掺杂区；53
‑
第三掺杂区。
具体实施方式
[0023]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0024]图7为本实施例提供的图像传感器像素结构的剖面示意图。请参考图7，本实施例提供了一种图像传感器像素结构，包括：衬底10、光电二极管20、沟槽隔离结构30和U型掺杂区，其中，衬底10的材质包括硅、锗、镓、氮或碳中的一种或多种，衬底10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器像素结构，其特征在于，包括：衬底；光电二极管，位于所述衬底中，相邻的所述光电二极管之间形成有沟槽隔离结构；U型掺杂区，位于所述衬底中且包裹所述光电二极管的底面和侧面，所述U型掺杂区包括第一掺杂区、第二掺杂区和第三掺杂区，其中，所述第一掺杂区和所述第二掺杂区沿所述衬底的厚度方向自上而下的排列以包裹所述光电二极管的侧面，所述第三掺杂区包裹所述光电二极管的底面且与所述第二掺杂区相接，并且所述第一掺杂区和所述第三掺杂区的掺杂浓度均大于所述第二掺杂区的掺杂浓度，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的掺杂浓度均大于所述衬底的掺杂浓度，以形成U型电场。2.如权利要求1所述的图像传感器像素结构，其特征在于，所述第一掺杂区、所述第二掺杂区和所述第三掺杂区的掺杂离子均包括硼离子。3.如权利要求2所述的图像传感器像素结构，其特征在于，所述衬底的掺杂类型为P型。4.如权利要求1所述的图像传感器像素结构，其特征在于，所述第一掺杂区和所述第二掺杂区沿所述衬底的厚度方向的厚度相同。5.如权利要求1或4所述的图像传感器像素结构，其特征在于，所述第二掺杂区的底面和所述第三掺杂区的底面对齐。6.如权利要求1所述的图像传感器像素结构，其特征在于，所述光电二极管包括自上而下排列的P型钳位层和N型感光区，所述第一掺杂区和所述第二掺杂区包裹所述P型钳位层和所述N型感光区的侧面，所述第三掺杂区包裹所述N型感光区的底面。7.如权利要求1所述的图像传感器像素结构，其特征在于，每相邻两个所述光电二极管中的至少一个被所述U型掺杂区包裹。8.一种图像传感器像素结构的制备方法，其特征在于，包括：提供衬底；形成光电二极管位于所述衬底中，相邻的所述光...

【专利技术属性】
技术研发人员：孙国元，林豫立，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：