一种图像传感器及其制造方法技术

本发明专利技术公开了一种图像传感器及其制造方法，其中图像传感器至少包括：逻辑基板，逻辑基板中设置有逻辑电路集成单元；金属互连结构，设置在逻辑基板上，且金属互连层结构包括多个金属层；外延层，覆盖在金属互连结构上；多个像素结构，设置在外延层中；多个隔离结构，设置在相邻的像素结构之间；导电栓塞，连接于隔离结构，导电栓塞的一端贯穿外延层与金属层连接；以及过孔连接件，穿过金属互连结构和外延层，与逻辑电路集成单元连接。本发明专利技术提供了一种图像传感器及其制造方法，能够解决串扰问题，并提升工艺效率和良率。提升工艺效率和良率。提升工艺效率和良率。

【技术实现步骤摘要】
一种图像传感器及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种图像传感器及其制造方法。

技术介绍

[0002]图像传感器是将光信号转化为电信号的器件。随着半导体工艺的发展，图像传感器的尺寸越来越小，电子串扰、光子串扰和噪声串扰等问题已经成了提升图像传感器性能的障碍。而在芯片超薄化的发展趋势下，这种串扰问题不仅难以解决，还会导致图像传感器的半导体工艺变得更加复杂。

技术实现思路

[0003]本专利技术的目的在于提供一种图像传感器及其制造方法，能够解决串扰问题，并提升工艺效率和良率。
[0004]为解决上述技术问题，本专利技术是通过以下技术方案实现的：
[0005]本专利技术提供一种图像传感器，至少包括：
[0006]逻辑基板，所述逻辑基板中设置有逻辑电路集成单元；
[0007]金属互连结构，设置在所述逻辑基板上，且所述金属互连层结构包括多个金属层；
[0008]外延层，覆盖在所述金属互连结构上；
[0009]多个像素结构，设置在所述外延层中；
[0010]多个隔离结构，设置在相邻的所述像素结构之间；
[0011]导电栓塞，连接于所述隔离结构，所述导电栓塞的一端贯穿所述外延层与所述金属层连接；以及
[0012]过孔连接件，穿过所述金属互连结构和所述外延层，与所述逻辑电路集成单元连接。
[0013]在本专利技术一实施例中，所述外延层上设置有介质层，且所述导电栓塞连接于所述介质层。
[0014]在本专利技术一实施例中，所述介质层上设置有掩膜层，所述掩膜层与所述过孔连接件连接。
[0015]在本专利技术一实施例中，所述像素结构包括格栅层，所述格栅层设置在所述介质层上，所述格栅层与所述掩膜层相邻，且所述格栅层连接于所述掩膜层。
[0016]在本专利技术一实施例中，所述像素结构包括感光区，所述感光区设置在所述外延层中，且所述感光区位设置于相邻的所述隔离结构之间。
[0017]在本专利技术一实施例中，所述像素结构包括透光通道，所述透光通道设置在所述格栅层上，且所述透光通道与所述感光区对应。
[0018]在本专利技术一实施例中，所述图像传感器包括电性连接件，所述电性连接件的一端连接于所述金属层，另一端通过引线伸出所述图像传感器的外部。
[0019]在本专利技术一实施例中，所述外延层和所述介质层之间、所述隔离结构和所述外延
层之间设置有堆叠层。
[0020]在本专利技术一实施例中，所述堆叠层包括：
[0021]介质薄膜，设置在所述外延层的表面上；
[0022]高介电薄膜，覆盖在所述介质薄膜上；以及
[0023]抗反射薄膜，覆盖在所述高介电薄膜上。
[0024]本专利技术提供了一种图像传感器的制造方法，包括以下步骤：
[0025]提供一逻辑基板，所述逻辑基板上设置有逻辑电路集成单元；
[0026]于所述逻辑基板上设置金属互连结构，所述金属互连结构包括多个金属层；
[0027]于所述金属互连结构上设置外延层，且所述外延层覆盖所述金属互连结构；
[0028]于所述外延层中设置多个像素结构；
[0029]于所述外延层上设置多个隔离结构，其中所述隔离结构设置在相邻的所述像素结构之间；
[0030]于所述外延层上设置导电栓塞，所述导电栓塞的一端贯穿所述外延层与所述金属层连接；以及
[0031]设置过孔连接件，其中所述过孔连接件穿过所述金属互连结构和所述外延层，与所述逻辑电路集成单元连接。
[0032]如上所述，本专利技术提供了一种图像传感器及其制造方法，能够形成一种具有抗串扰能力的图像传感器，且形成图像传感器的工艺复杂程度低，过孔结构简单，工艺成本低。根据本专利技术提供的图像传感器，不需要外接电路就能实现对逻辑集成电路的引线外接，在实现图像传感器的抗串扰的基础上，也能满足芯片超薄化的需求，堆叠层数少。
[0033]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0034]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本专利技术一实施例中逻辑基板的结构示意图。
[0036]图2为本专利技术一实施例中像素基板的结构示意图。
[0037]图3为本专利技术一实施例中外延层和第一光阻图案的结构示意图。
[0038]图4为本专利技术一实施例中第一形状沟槽的截面结构示意图。
[0039]图5为本专利技术一实施例中第一形状沟槽的俯视结构示意图
[0040]图6为本专利技术一实施例中第二光阻图案的结构示意图。
[0041]图7为本专利技术一实施例中第二形状沟槽的截面结构示意图。
[0042]图8为本专利技术一实施例中堆叠层的结构示意图。
[0043]图9为本专利技术一实施例中堆叠层的放大结构示意图。
[0044]图10为本专利技术一实施例中第三光阻图案的结构示意图。
[0045]图11为蚀刻去除第二形状沟槽中堆叠层的结构示意图。
[0046]图12为本专利技术一实施例中导电栓塞和隔离结构的示意图。
[0047]图13为本专利技术一实施例中去除蚀刻层的结构示意图。
[0048]图14为本专利技术一实施例中导电过孔的结构示意图。
[0049]图15为本专利技术一实施例中掩膜层的结构示意图。
[0050]图16为本专利技术一实施例中凹槽的结构示意图。
[0051]图17为本专利技术一实施例中格栅层和第三介质层的结构示意图。
[0052]图18为本专利技术一实施例中透光通道的结构示意图。
[0053]图19为本专利技术一实施例中通孔的结构示意图。
[0054]图20为本专利技术一实施例中电性连接件和填充件的结构示意图。
[0055]图21为本专利技术一实施例中引线孔的结构示意图。
[0056]图22为本专利技术一实施例中图像传感器的结构示意图。
[0057]图中：1、像素基板；10、逻辑基板；101、逻辑电路集成单元；102、像素基板钝化覆盖层；11、衬底；20、金属互连结构；201、第三金属层；202、第二金属层；203、第一金属层；204、隔离层；30、外延层；301、第一形状沟槽；302、感光区；40、第一光阻图案；401、第一蚀刻窗口；50、第二光阻图案；501、第二蚀刻窗口；60、第二形状沟槽；70、堆叠层；701、介质薄膜；702、高介电薄膜；703、抗反射薄膜；80、第三光阻图案；801、第三蚀刻窗口；90、蚀刻层；901、导电栓塞；902、隔离结构；100、第一介质层；110、过孔；111、过孔连接件；120、掩膜层；130、第二介质层；140、第四光阻图案；150、凹槽；160、格栅层；170、第三介质层；180、透光通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器，其特征在于，至少包括：逻辑基板，所述逻辑基板中设置有逻辑电路集成单元；金属互连结构，设置在所述逻辑基板上，且所述金属互连层结构包括多个金属层；外延层，覆盖在所述金属互连结构上；多个像素结构，设置在所述外延层中；多个隔离结构，设置在相邻的所述像素结构之间；导电栓塞，连接于所述隔离结构，所述导电栓塞的一端贯穿所述外延层与所述金属层连接；以及过孔连接件，穿过所述金属互连结构和所述外延层，与所述逻辑电路集成单元连接。2.根据权利要求1所述的一种图像传感器，其特征在于，所述外延层上设置有介质层，且所述导电栓塞连接于所述介质层。3.根据权利要求2所述的一种图像传感器，其特征在于，所述介质层上设置有掩膜层，所述掩膜层与所述过孔连接件连接。4.根据权利要求2所述的一种图像传感器，其特征在于，所述像素结构包括感光区，所述感光区设置在所述外延层中，且所述感光区位设置于相邻的所述隔离结构之间。5.根据权利要求4所述的一种图像传感器，其特征在于，所述像素结构包括格栅层，所述格栅层设置在所述介质层上，所述格栅层与所述掩膜层相邻，且所述格栅层连接于所述掩膜层。6.根据权利要求5所述的一种图像传感器，其特征在于，所述像素结构包括透光通道，所述透光通道设置在所...

【专利技术属性】
技术研发人员：夏小峰，范春晖，李岩，
申请(专利权)人：合肥海图微电子有限公司，
类型：发明
国别省市：