半导体器件以及用于制造其的方法技术

本申请公开了半导体器件以及用于制造该半导体器件的方法。该半导体器件包括：衬底；以及多个子字线驱动器，所述多个子字线驱动器中的每一个包括多个晶体管，其中，所述多个晶体管中的至少一个具有位于所述衬底中的掩埋栅极结构。极结构。极结构。

【技术实现步骤摘要】
半导体器件以及用于制造其的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月30日提交的编号为10
‑
2021
‑
0085650的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本专利技术的各个实施例总体上涉及一种半导体器件，并且更具体地，涉及一种包括子字线驱动器区的半导体器件及其制造方法。

技术介绍

[0004]通常，半导体器件可以被划分为包括多个存储单元的单元区以及用于控制单元区的存储单元的操作的外围电路区。外围电路区通常可以包括感测放大器(SA)区和子字线驱动器区。
[0005]随着半导体器件的尺寸减小，外围电路区的栅极沟道的长度也减小，这可能导致晶体管特性变差。

技术实现思路

[0006]本专利技术的实施例涉及一种半导体器件和用于制造所述半导体器件的方法。所述半导体器件能够保证在子字线驱动器区中的栅极沟道长度。
[0007]根据本专利技术的一个实施例，一种半导体器件包括：衬底；以及多个子字线驱动器，每个子字线驱动本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；以及多个子字线驱动器，所述多个子字线驱动器中的每一个包括多个晶体管，其中，所述多个晶体管中的至少一个具有位于所述衬底中的掩埋栅极结构。2.根据权利要求1所述的半导体器件，其中，所述掩埋栅极结构的上表面位于与所述衬底的上表面相同的水平处。3.根据权利要求1所述的半导体器件，其中，所述掩埋栅极结构的下表面位于比所述衬底的上表面低的水平处。4.根据权利要求1所述的半导体器件，其中，所述多个晶体管包括：PMOS晶体管以及第一NMOS晶体管和第二NMOS晶体管。5.一种半导体器件，包括：衬底，其包括单元区和子字线驱动器区；多个单元字线，所述多个单元字线在所述单元区的衬底中沿第一方向延伸并且沿垂直于所述第一方向的第二方向彼此间隔开；以及多个主字线，所述多个主字线在所述子字线驱动器区的衬底中沿所述第一方向延伸并且沿所述第二方向彼此间隔开，其中，所述多个主字线中的每个主字线构成多个晶体管，以及所述多个晶体管中的至少一个包括位于所述衬底中的掩埋栅极结构。6.根据权利要求5所述的半导体器件，其中，所述掩埋栅极结构的上表面位于与所述衬底的上表面相同的水平处。7.根据权利要求5所述的半导体器件，其中，所述掩埋栅极结构的下表面位于比所述衬底的上表面低的水平处。8.根据权利要求5所述的半导体器件，其中，由所述每个主字线构成的晶体管沿着第一方向并排布置并且彼此电连接。9.根据权利要求5所述的半导体器件，其中，所述晶体管包括不同结构的栅极结构。10.根据权利要求5所述的半导体器件，其中，所述晶体管包括：第一NMOS晶体管，其具有掩埋栅极结构；以及PMOS晶体管，其具有形成在所述衬底之上的平面栅极结构。11.根据权利要求10所述的半导体器件，其中，所述PMOS晶体管的线宽大于所述第一NMOS晶体管的线宽。12.根据权利要求10所述的半导体器件，其中，所述第一NMOS晶体管和所述PMOS晶体管通过接触件被电连接。13.根...

【专利技术属性】
技术研发人员：李东贤，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：