一种GaN基CMOS器件及其制备方法技术

本发明专利技术公开了一种GaN基CMOS器件及其制备方法，涉及半导体领域，针对现有技术中GaN基器件没有良好P沟道的问题提出本方案。主要方法是利用不同方向的垂直电场诱导ε

【技术实现步骤摘要】
一种GaN基CMOS器件及其制备方法


[0001]本专利技术涉及半导体器件及其制备方法，尤其涉及一种GaN基CMOS器件及其制备方法。

技术介绍

[0002]GaN基高电子迁移率晶体管(HEMT)由于异质结界面存在高浓度高迁移率的二维电子气(2DEG)，这使得n沟道GaN HEMT在快速充电、功率开关、5G通讯等领域等新兴领域有出色的表现。相比之下，目前还没有合适的p沟道GaN器件，一方面现有的采用Mg掺杂的p沟道器件性能比较低，受限于杂质散射，沟道空穴迁移率为5～35cm2/Vs(CN114446892A、CN114725022A、CN114725020A)；另一方面现有的二维空穴气(2DHG)器件跟n沟道HEMT器件的外延结构不兼容，不利于集成，且所实现的2DHG浓度低(CN112185959A)。为了进一步开发GaN基CMOS的应用，形成良好的p沟道显得尤为重要。

技术实现思路

[0003]本专利技术目的在于提供一种GaN基CMOS器件及其制备方法，以解决上述现有技术存在的问题。
[0004]本专利技术中所述一种G本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN基CMOS器件，包括漏极共点连接的NMOS和PMOS；其特征在于，所述NMOS和PMOS结构相同，分别在同一衬底上依次外延生长出GaN层和ε
‑
Ga2O3层；在ε
‑
Ga2O3层上设置介质层，介质层上设置栅极；在栅极两侧分别设置源极和漏极垂直延伸接触所述GaN层；所述GaN层和ε
‑
Ga2O3层均具有沿c轴方向的自发极化，且ε
‑
Ga2O3层的极化方向受垂直电场调控；所述NMOS的GaN层和ε
‑
Ga2O3层组成ε
‑
Ga2O3/GaN异质结，其界面形成二维电子气；所述PMOS的GaN层和ε
‑
Ga2O3层组成ε
‑
Ga2O3/GaN异质结，其界面形成二维空穴气；所述二维电子气和/或二维空穴气通过垂直于ε
‑
Ga2O3/GaN异质结界面的电场进行诱导转换。2.根据权利要求1所述一种GaN基CMOS器件，其特征在于，所述NMOS和PMOS设有凹槽栅结构。3.根据权利要求1所述一种GaN基CMOS器件，其特征在于，所述ε
‑
Ga2O3层的厚度为5nm～30nm。4.根据权利要求1所述一种GaN基CMOS器件，其特征在于，所述NMOS的二维电子气密度为3.5
×
10
20
cm
‑2。5.根据权利要求1所述一种GaN基CMOS器件，其特征在于，所述PMOS的二维空穴气密度为5

【专利技术属性】
技术研发人员：卢星，裴艳丽，成声亮，陈梓敏，王钢，
申请(专利权)人：中山大学，
类型：发明
国别省市：