一种半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法，所述半导体结构至少包括：衬底；浅槽隔离结构，设置在衬底上，且浅槽隔离结构包括凸部，且凸部超出衬底的表面；堆叠结构，设置在衬底上和浅槽隔离结构上；沉积通道，穿过堆叠结构与衬底和/或凸部的表面接触，沉积通道设置在衬底的高压器件区上；台阶结构，设置在凸部上，且台阶结构位于沉积通道内，台阶结构的表面高于衬底的表面，且台阶结构的高度小于凸部的高度；栅氧化层，设置在衬底上，栅氧化层位于沉积通道内，且栅氧化层和台阶结构之间具有间隙；以及多晶硅层，覆盖在栅氧化层和台阶结构上。本发明专利技术提供了一种半导体结构及其制造方法，能够提升半导体器件的电学性能。够提升半导体器件的电学性能。够提升半导体器件的电学性能。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本专利技术涉及半导体制造领域，特别涉及一种半导体结构及其制造方法。

技术介绍

[0002]栅氧的完整性（Gate Oxide Integrity，GOI）是CMOS集成电路工艺中最重要的特性之一。芯片上有高压（HV）和低压（LV）的工作器件，不同工作器件所需的栅氧的厚度是不同的。高压器件氧化物会更厚，低压器件的氧化物更薄。同时包含HV和LV器件的栅极工艺被称为分立栅极工艺。
[0003]而在高压器件的栅极制造工艺中，在形成栅极氧化层前，对高压器件的过蚀刻往往会损伤衬底，并且也无法完全解决浅槽隔离结构附近和工作区（Active Area，AA）边角的氮化硅残留问题，影响了高压器件的电学性能。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体结构及其制造方法，以提升半导体器件的电学性能。
[0005]为解决上述技术问题，本专利技术是通过以下技术方案实现的：本专利技术提供了一种半导体结构，至少包括：衬底；浅槽隔离结构，设置在所述衬底中，且所述浅槽隔离结构包括凸部，且所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，至少包括：衬底；浅槽隔离结构，设置在所述衬底中，且所述浅槽隔离结构包括凸部，且所述凸部超出所述衬底的表面；堆叠结构，设置在所述衬底上和所述浅槽隔离结构上；沉积通道，穿过所述堆叠结构与所述衬底和/或所述凸部的表面接触，所述沉积通道设置在所述衬底的高压器件区；台阶结构，设置在所述凸部上，且所述台阶结构位于所述沉积通道内，所述台阶结构的表面高于所述衬底的表面，且所述台阶结构的高度小于所述凸部的高度；栅氧化层，设置在所述衬底上，所述栅氧化层位于所述沉积通道内，且所述栅氧化层和所述台阶结构之间具有间隙；以及多晶硅层，覆盖在所述栅氧化层和所述台阶结构上。2.根据权利要求1所述的一种半导体结构，其特征在于，所述沉积通道的一侧壁设置在所述凸部上。3.根据权利要求1所述的一种半导体结构，其特征在于，所述堆叠结构包括衬底氧化层，所述衬底氧化层设置在所述衬底上，且所述衬底氧化层的厚度小于所述台阶结构的表面与所述衬底表面的高度差。4.根据权利要求3所述的一种半导体结构，其特征在于，所述堆叠结构包括保护层，所述保护层设置在所述衬底氧化层上，且所述衬底氧化层和所述保护层的厚度之和小于所述栅氧化层的厚度。5.根据权利要求4所述的一种半导体结构，其特征在于，所述堆叠结构包括硬掩膜层，所述硬掩膜层设置在所述保护层上。6.根据权利要求1所述的一种半导体结构，其特征在于，所述凸部的高度是所述浅槽隔离结构深度的1/10~1/5。7.一种半导体结构的制...

【专利技术属性】
技术研发人员：刘洋，吴建兴，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：