半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法。所述半导体结构的制备方法包括：于衬底上形成多个间隔排布的位线结构；形成初始填充介质层，初始填充介质层至少填满相邻位线结构之间的间隙；去除位于相邻位线结构之间的部分初始填充介质层，形成填充介质层，在垂直于衬底的方向上，填充介质层的高度小于位线结构的高度；去除填充介质层及部分位线介质层，以于相邻位线结构之间形成存储节点接触孔；于存储节点接触孔内形成存储节点接触结构，存储节点接触结构无孔隙填充于存储节点接触孔内。所述半导体结构的制备方法能够降低制备所得沟槽的深宽比，避免存储节点接触结构因填充不充分而存在孔隙，进而能够改善所得半导体结构的电性，并提升制程良率。并提升制程良率。并提升制程良率。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及半导体制造
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]随着半导体制程尺寸微缩，在动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)制程工艺中，关键尺寸变小；在接触结构的制程中，沟槽的深宽比越来越高，导致接触结构材料填充不充分及存在孔隙(Void)的缺陷越来越严重，从而造成严重的电性异常问题，如阻值偏高，进而影响半导体制程的良率(yield loss)。
[0003]因此，如何改善半导体制程中接触结构材料填充不充分及存在孔隙的缺陷，是亟需解决的问题。

技术实现思路

[0004]基于此，有必要针对现有技术中的不足之处，提供一种半导体结构及其制备方法。
[0005]一方面，本公开提供了一种半导体结构的制备方法，包括：
[0006]提供衬底；
[0007]于所述衬底上形成多个间隔排布的位线结构；所述位线结构包括叠层结构；所述叠层结构包括由下至上依次叠置的位线导电层及位线介质层；
[0008]形成初始填充介质层，所述初始填充介质层至少填满相邻所述位线结构之间的间隙；
[0009]去除位于相邻所述位线结构之间的部分所述初始填充介质层，形成填充介质层；其中，在垂直于所述衬底的方向上，所述填充介质层的高度小于所述位线结构的高度；
[0010]去除所述填充介质层及部分所述位线介质层，以于相邻所述位线结构之间形成存储节点接触孔；
[0011]于所述存储节点接触孔内形成存储节点接触结构，所述存储节点接触结构无孔隙填充于所述存储节点接触孔内。
[0012]在其中一个实施例中，所述去除部分所述初始填充介质层，包括：
[0013]于所述位线结构及所述初始填充介质层的上表面形成图形化光刻胶层；
[0014]基于所述图形化光刻胶层，刻蚀去除位于相邻所述位线结构之间的部分所述初始填充介质层；
[0015]去除所述图形化光刻胶层。
[0016]在其中一个实施例中，相邻所述位线结构之间的所述衬底的上表面还形成有底部介质层；
[0017]所述去除所述填充介质层及部分所述位线介质层，包括：
[0018]去除高于所述填充介质层上表面的所述位线介质层；
[0019]去除所述填充介质层；
[0020]所述去除所述填充介质层之后，所述半导体结构的制备方法还包括：
[0021]去除所述底部介质层，以暴露出所述衬底。
[0022]在其中一个实施例中，所述位线结构还包括侧墙；
[0023]所述侧墙位于所述叠层结构的侧壁；
[0024]所述去除部分所述位线介质层的同时，还去除部分所述侧墙。
[0025]在其中一个实施例中，所述于所述存储节点接触孔内形成存储节点接触结构之后，所述半导体结构的制备方法还包括：
[0026]去除裸露的所述侧墙。
[0027]在其中一个实施例中，所述于所述存储节点接触孔内形成存储节点接触结构，包括：
[0028]形成导电材料层；所述导电材料层填满所述存储节点接触孔，并覆盖所述位线结构；
[0029]对所述导电材料层进行回刻，以去除位于所述存储节点接触孔之外的所述导电材料层及位于所述存储节点接触孔内的部分所述导电材料层；保留于所述存储节点接触孔内的所述导电材料层即为所述存储节点接触结构。
[0030]在其中一个实施例中，所述衬底包括阵列区域及位于所述阵列区域外围的外围区域；
[0031]所述外围区域还形成有覆盖介质层，所述覆盖介质层覆盖所述外围区域；
[0032]所述去除部分所述位线介质层的同时，所述半导体结构的制备方法还包括：
[0033]去除部分所述覆盖介质层，使得保留的所述覆盖介质层的上表面与所述填充介质层的上表面齐平。
[0034]在其中一个实施例中，所述导电材料层还覆盖所述外围区域保留的所述覆盖介质层的上表面；
[0035]所述于所述存储节点接触孔内形成存储节点接触结构，包括：
[0036]对所述导电材料层进行回刻，以去除位于保留的所述覆盖介质层上表面的所述导电材料层。
[0037]在其中一个实施例中，所述外围区域的上表面还形成有晶体管，所述覆盖介质层包覆所述晶体管。
[0038]在其中一个实施例中，去除位于相邻所述位线结构之间的部分所述初始填充介质层的过程中，去除的所述初始填充介质层的厚度为所述位线介质层高度的1/2～2/3。
[0039]在其中一个实施例中，于所述衬底上形成多个间隔排布的位线结构之前，所述半导体结构的制备方法还包括：
[0040]于所述衬底内形成埋入式字线，所述埋入式字线沿第一方向延伸；所述位线结构沿第二方向延伸；所述第二方向与所述第一方向相交。
[0041]在其中一个实施例中，所述衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出多个间隔排布的有源区；
[0042]于所述衬底内形成所述埋入式字线之后，且于所述衬底上形成多个间隔排布的位线结构之前，所述半导体结构的制备方法还包括：
[0043]于所述衬底内形成位线接触结构，所述位线接触结构与所述有源区相接触；所述位线结构的所述位线导电层与所述位线接触结构相接触。
[0044]另一方面，本公开还根据一些实施例，提供一种半导体结构，包括：
[0045]衬底，所述衬底上具有多个间隔排布的位线结构；所述位线结构包括叠层结构；所述叠层结构包括由下至上依次叠置的位线导电层及位线介质层；
[0046]存储节点接触孔，所述存储节点接触孔位于相邻所述位线结构之间；
[0047]存储节点接触结构，所述存储节点接触结构位于所述存储节点接触孔内；
[0048]其中，所述存储节点接触孔的形成方法包括：
[0049]形成初始填充介质层，所述初始填充介质层至少填满相邻所述位线结构之间的间隙；
[0050]去除位于相邻所述位线结构之间的部分所述初始填充介质层，形成填充介质层，其中，在垂直于所述衬底的方向上，所述填充介质层的高度小于所述位线结构的高度；
[0051]去除所述填充介质层及部分所述位线介质层，以于相邻所述位线结构之间形成存储节点接触孔。
[0052]在其中一个实施例中，所述位线结构还包括侧墙，所述侧墙位于所述叠层结构的侧壁；
[0053]所述衬底内还具有埋入式字线，所述埋入式字线沿第一方向延伸；所述位线结构沿第二方向延伸；所述第二方向与所述第一方向相交；
[0054]所述衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出多个间隔排布的有源区；所述半导体结构还包括：
[0055]位线接触结构，所述位线接触结构与所述有源区相接触；所述位线结构的所述位线导电层与所述位线接触结构相接触。
[0056]在其中一个实施例中，所述衬底包括阵列区域及位于所述阵列区域外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底；于所述衬底上形成多个间隔排布的位线结构；所述位线结构包括叠层结构；所述叠层结构包括由下至上依次叠置的位线导电层及位线介质层；形成初始填充介质层，所述初始填充介质层至少填满相邻所述位线结构之间的间隙；去除位于相邻所述位线结构之间的部分所述初始填充介质层，形成填充介质层；其中，在垂直于所述衬底的方向上，所述填充介质层的高度小于所述位线结构的高度；去除所述填充介质层及部分所述位线介质层，以于相邻所述位线结构之间形成存储节点接触孔；于所述存储节点接触孔内形成存储节点接触结构，所述存储节点接触结构无孔隙填充于所述存储节点接触孔内。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述去除部分所述初始填充介质层，包括：于所述位线结构及所述初始填充介质层的上表面形成图形化光刻胶层；基于所述图形化光刻胶层，刻蚀去除位于相邻所述位线结构之间的部分所述初始填充介质层；去除所述图形化光刻胶层。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，相邻所述位线结构之间的所述衬底的上表面还形成有底部介质层；所述去除所述填充介质层及部分所述位线介质层，包括：去除高于所述填充介质层上表面的所述位线介质层；去除所述填充介质层；所述去除所述填充介质层之后，所述半导体结构的制备方法还包括：去除所述底部介质层，以暴露出所述衬底。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述位线结构还包括侧墙；所述侧墙位于所述叠层结构的侧壁；所述去除部分所述位线介质层的同时，还去除部分所述侧墙。5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述于所述存储节点接触孔内形成存储节点接触结构之后，所述半导体结构的制备方法还包括：去除裸露的所述侧墙。6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述存储节点接触孔内形成存储节点接触结构，包括：形成导电材料层；所述导电材料层填满所述存储节点接触孔，并覆盖所述位线结构；对所述导电材料层进行回刻，以去除位于所述存储节点接触孔之外的所述导电材料层及位于所述存储节点接触孔内的部分所述导电材料层；保留于所述存储节点接触孔内的所述导电材料层即为所述存储节点接触结构。7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述衬底包括阵列区域及位于所述阵列区域外围的外围区域；
所述外围区域还形成有覆盖介质层，所述覆盖介质层覆盖所述外围区域；所述去除部分所述位线介质层的同时，所述半导体结构的制备方法还包括：去除部分所述覆盖介质层，使得保留的所述覆盖介质层的上表面与所述填充介质层的上表面齐平。8.根据权利要求7所述的半导体结构的制备方法，其特征在于，所述导电材料层还覆盖所述外围区域保留的所述覆盖介质层的上表面；所述于所述存储节点接触孔内形成存...

【专利技术属性】
技术研发人员：李双，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：