集成芯片制造技术

本发明专利技术实施例关于集成芯片，其包括下侧导电线路于基板上的第一介电层中。第二介电层位于第一介电层上。导电通孔，位于下侧导电线路之上与第二介电层之中。导电衬垫层，衬垫导电通孔的侧壁。阻障层衬垫导电衬垫层的侧壁与第二介电层的侧壁。导电衬垫层与第二介电层横向隔有阻障层。导电衬垫层自导电通孔的下表面至下侧导电线路的上表面垂直延伸于阻障层的侧壁之间。壁之间。壁之间。

【技术实现步骤摘要】
集成芯片


[0001]本专利技术实施例关于集成芯片与其形成方法，且集成芯片含有混合阻障层以改善集成芯片效能。

技术介绍

[0002]现今的集成芯片包含百万计的半导体装置。半导体装置可由后段金属内连线层电性内连线，其可形成于集成芯片上的装置之上。集成芯片通常包含多个后段金属内连线层，其不同尺寸的金属线路可经由金属接点(如通孔)电性耦接在一起。集成芯片通常亦包括多个介电层，使一些金属线路及/或通孔彼此电性隔离。

技术实现思路

[0003]本专利技术一些实施例关于集成芯片，其包括下侧导电线路，位于基板上的第一介电层中。第二介电层位于第一介电层上。导电通孔位于下侧导电线路之上与第二介电层之中。导电衬垫层衬垫导电通孔的侧壁。阻障层衬垫导电衬垫层的侧壁与第二介电层的侧壁。导电衬垫层与第二介电层横向隔有阻障层。导电衬垫层自导电通孔的下表面至下侧导电线路的上表面垂直延伸于阻障层的侧壁之间。
[0004]本专利技术其他实施例关于集成芯片，其包括下侧金属线路位于基板上的第一介电层中。第二介电层位于第一介电层上。金属通孔位于下侧金属线路之上与第二介电层之中。金属衬垫层衬垫金属通孔的侧壁与金属通孔的下表面。金属衬垫层位于下侧金属线路的上表面上与金属通孔的下表面上。混合阻障层位于金属衬垫层的侧壁与第二介电层的侧壁之间。混合阻障层包括金属、介电物、与配位基。第二介电层包括配位基。
[0005]本专利技术其他实施例关于集成芯片的形成方法。方法包括形成第二介电层于第一介电层以及第一介电层中的下侧金属线路之上。图案化第二介电层以形成内连线开口于下侧金属线路上。内连线开口由第二介电层的侧壁定义。图案化步骤露出下侧金属线路的上表面。形成阻挡层于下侧金属线路的上表面之上。形成阻障前驱物层于第二介电层的侧壁之上。阻障前驱物层包括金属
‑
配位基材料。形成介电衬垫层于阻障前驱物层的侧壁之上。
[0006]自下侧金属线路的上表面移除阻挡层。自阻障前驱物层与介电衬垫层形成混合阻障层。形成导电衬垫层于下侧金属线路的上表面之上并衬垫混合阻障层的侧壁。沉积金属于内连线开口中的导电衬垫层之上。
附图说明
[0007]图1是一些实施例中，集成芯片的剖视图，其混合阻障层沿着通孔与上侧线路延伸。
[0008]图2是一些实施例中，集成芯片的剖视图，其混合阻障层具有第一阻障层与第二阻障层。
[0009]图3是一些实施例中，集成芯片的剖视图，其混合阻障层与下侧线路隔有空洞。
[0010]图4是一些实施例中，集成芯片的剖视图，其混合阻障层与下侧线路隔有衬垫层。
[0011]图5至图8是一些实施例中，集成芯片的剖视图，其混合阻障层位于第一介电层的上表面上。
[0012]图9至图21是一些实施例中，形成集成芯片的方法的剖视图，其阻障层沿着通孔延伸。
[0013]图22是一些实施例中，形成集成芯片的方法的流程图，其阻障层沿着通孔延伸。
[0014]其中，附图标记说明如下：
[0015]102：基板
[0016]104：半导体装置
[0017]106：基底介电层
[0018]108：接点
[0019]110：基底蚀刻停止层
[0020]112：第一介电层
[0021]114：下侧线路
[0022]116：第一蚀刻停止层
[0023]116a：第一蚀刻停止材料
[0024]116b：第二蚀刻停止材料
[0025]118：第二介电层
[0026]120：混合阻障层
[0027]120a：第一下侧表面
[0028]120b：第二下侧表面
[0029]120c：第三下侧表面
[0030]122：衬垫层
[0031]124：通孔
[0032]126：上侧线路
[0033]220a：第一阻障层
[0034]220b：第二阻障层
[0035]302，502，1902：空洞
[0036]702：第一空洞
[0037]704：第二空洞
[0038]706：第二蚀刻停止层
[0039]706a：第三蚀刻停止材料
[0040]706b：第四蚀刻停止材料
[0041]708：第三介电层
[0042]720：额外混合阻障层
[0043]722，822：额外衬垫层
[0044]820：额外阻障层
[0045]100，200，300，400，500，600，700，800，900，1000，1100，1200，1300，1400，1500，1600，1700，1800，1900，2000，2100：剖视图
[0046]1102：第一遮罩
[0047]1104：下侧线路开口
[0048]1402：第二遮罩
[0049]1404：通孔开口
[0050]1406：上侧线路开口
[0051]1502：阻挡层
[0052]1602：阻障前驱物层
[0053]1702：介电衬垫层
[0054]2200：方法
[0055]2202，2204，2206，2208，2210，2212，2214，2216，2218，2220，2222：步骤
具体实施方式
[0056]下述详细描述可搭配图式说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0057]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例是用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0058]此外，空间相对用语如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述图式中一些元件或结构与另一元件或结构之间的关系。这些空间相对用语包括使用中或操作中的装置的不同方向，以及图式中所描述的方向。当装置转向不同方向时(旋转90度或其他方向)，则使用的空间相对形容词也将依转向后的方向来解释。
[0059]许多集成芯片包括金属线路与金属通孔于基板上。举例来说，集成芯片可包括第一介电层位于基板上，以及下侧金属线路位于第一介电层中。第二介电层位于第一介电层上。金属通孔位于第二介电层中，并直接位于下侧金属线路上。导电衬垫层衬垫金属通孔。此外，阻障层衬垫导电衬垫层，且亦衬垫第二介电层。
[0060]此外，集成芯片的形成方法为多个制程。举例来说，形成下侧金属线路于基板之上与第一介电层之中。形成第二介电层于第一介电层之上。图案化第二介电层以形成通孔开口于第二介电层之中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：一下侧导电线路，位于一基板上的一第一介电层中；一第二介电层，位于该第一介电层上；一导电通孔，位于该下侧导电线路之上与该第二介电层之中；一导电衬垫层，衬垫该导电通孔的侧壁；以及一阻...

【专利技术属性】
技术研发人员：李书玮，杨士亿，李明翰，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：