SOI晶圆及SOI晶圆中TSV的制作方法技术

本发明专利技术公开了一种SOI晶圆及SOI晶圆中TSV的制作方法。所述制作方法包括：提供外延结构，所述外延结构包括依次叠设的衬底、绝缘层和外延层，在所述外延层表面的第一区域加工形成第一孔洞；在所述第一孔洞内设置与绝缘层材质相同的绝缘填充层；在所述第一区域内的第二区域加工形成第三孔洞；在所述第三孔洞的侧壁依次形成氧化层和扩散阻挡层；在所述第三孔洞内填充导电材料，除去部分所述衬底，以暴露所述导电材料，从而形成TSV通孔。本发明专利技术实施例提供的SOI晶圆的TSV制作方法，工艺简单，可兼容现有的硅制造工艺，能够非常方便的制造高质量的TSV通孔。TSV通孔。TSV通孔。

【技术实现步骤摘要】
SOI晶圆及SOI晶圆中TSV的制作方法


[0001]本专利技术涉及一种TSV的制作方法，特别涉及一种SOI晶圆及SOI晶圆中TSV的制作方法，属于半导体


技术介绍

[0002]图1a和图1b是传统SOI的TSV蚀刻剖面示意图，其中，1是硅衬底、2是绝缘层二氧化硅、3是外延硅层、6是蚀刻外延硅、绝缘层二氧化硅和衬底硅后形成的孔洞，61是刻蚀过程中由于刻蚀负载效应导致通孔的缺口(notching effect)。传统SOI的TSV工艺在蚀刻通孔时穿过硅外延层、绝缘层和硅衬底，负载效应以及不同的蚀刻选择比会影响通孔的形貌，如一致性和均匀性等，降低器件的可靠性和一致性；并且，交替刻蚀硅外延层、绝缘层和硅衬底还会导致不同材料界面处的缺口，如图1a中的缺口61，对于三层结构来说，严重的缺口会导致侧壁绝缘层和扩散阻挡层沉积不顺畅，引发TSV的侧壁漏电以及电迁移问题，进而降低TSV通孔的可靠性和一致性；另外，对于高频应用，任何的形貌异常会导致高频反射，从而寄生的电感增加，器件的高频性能下降。

技术实现思路

[0003]本专利技术的主本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SOI晶圆中TSV的制作方法，其特征在于包括：1)提供外延结构，所述外延结构包括依次叠设的衬底、绝缘层和外延层，其中，所述衬底和外延层的材质与所述绝缘层的材质不同；2)在所述外延层表面的第一区域加工形成第一孔洞，并使所述绝缘层自所述第一孔洞内露出；3)在所述第一孔洞内设置与绝缘层材质相同的绝缘填充层，所述绝缘填充层的顶部表面位于所述第一孔洞内，或者，所述绝缘填充层的顶部表面与外延层的表面齐平或高于外延层表面；4)在所述第一区域内的第二区域加工形成第三孔洞，并使第三孔洞沿厚度方向贯穿所述绝缘填充层、绝缘层并延伸至所述衬底内，其中，所述外延层与所述第三孔洞之间余留有所述的绝缘填充层；5)在所述第三孔洞的侧壁依次形成氧化层和扩散阻挡层；6)在所述第三孔洞内填充导电材料，除去部分所述衬底，以暴露所述导电材料，从而形成TSV通孔。2.根据权利要求1所述的制作方法，其特征在于具体包括：在所述外延层的表面设置第一掩模，对未被第一掩模覆盖的第一区域进行刻蚀，并以绝缘层作为刻蚀阻挡层，使刻蚀至绝缘层时停止，从而在所述外延层内形成所述第一孔洞。3.根据权利要求1所述的制作方法，其特征在于具体包括：在所述外延层的表面设置第二掩膜，对未被第二掩膜覆盖的第二区域进行刻蚀，以除去位于第二区域的绝缘填充层、绝缘层和部分衬底，从而形成第三孔洞，其中，所述第二区域位于所述第一区域内，所述第三孔洞的正投影全部位于所述第一孔洞的正投影内。4.根据权利要求1或3所述的制作方法，其特征在于具体包括：在所述外延层的表面设置第二掩膜，对未被第二掩膜覆盖的第二区域进行刻蚀，并以绝缘层作为刻蚀阻挡层，使刻蚀至衬底时停止，从而形成第二孔洞，其中，所述第二区域位于所述第一区域内，所述第二孔洞的正投影全部位于所述第一孔洞的正投影内，所述外延层与所述第二孔洞之间...

【专利技术属性】
技术研发人员：彭虎，黄安东，
申请(专利权)人：苏州华太电子技术股份有限公司，
类型：发明
国别省市：