表面黏着式功率半导体封装元件及其制法制造技术

一种表面黏着式功率半导体封装元件包含一晶片、一塑封层、一导电镀层；其中，晶片的正面及背面分别设有信号接点，该塑封层包覆该晶片，且在该塑封层中形成有第一开孔及第二开孔，该第一开孔位在晶片侧边，该第二开孔对应延伸至该晶片其正面的信号接点，在各第一开孔与第二开孔内部以导电层作为导电使用，该晶片正面的信号接点电性连接第二开孔中的导电层，该晶片背面的信号接点通过该导电镀层电性连接第一开孔中的导电层；而该第一开孔及第二开孔中的导电层凸出于该塑封层表面，构成表面黏着式功率半导体封装元件的导电端子；借此结构，本发明专利技术不必使用昂贵成本的黏晶材料，便可实现晶片的电性连接。实现晶片的电性连接。实现晶片的电性连接。

【技术实现步骤摘要】
表面黏着式功率半导体封装元件及其制法


[0001]本专利技术关于一种封装元件，特别是指一种表面黏着式(SMT)的功率半导体封装元件及其制法。

技术介绍

[0002]分立器件(discrete package)是指具有独立功能的电子封装元件，依其晶片功能可以分为如二极管、功率晶体管等类型的封装元件，其主要构件包含晶片、导线架(lead frame)、引线(wire)、绝缘塑封外壳等。参照美国公告第8,237,259号专利，该专利揭露其中一种传统分立器件的制法，该专利在晶粒的其中一面提供有银胶(silver paste)、烧结银(Ag sintering)、锡膏等材料作为黏晶步骤(die bonding)的主要黏着介质，如同该专利的第6图的元件符号316所示，利用该黏着介质将晶粒贴在导线架上。但使用银胶/烧结银与导线架，需要昂贵的材料费用，难以降低产品制作成本，而锡膏则存在环保问题，亦不推荐使用。

技术实现思路

[0003]本专利技术为降低产品的制作成本，故提出一种表面黏着式功率半导体封装元件及其制法。
[0004]为达成前述目的，本专利技术的「表面黏着式功率半导体封装元件」包含有：
[0005]一晶片，具有相对的一正面及一背面，该正面及该背面分别设有信号接点，其中该晶片为一功率半导体晶片；
[0006]一塑封层，包覆该晶片，且在该塑封层中形成有第一开孔及第二开孔，该第一开孔位在晶片侧边，该第二开孔对应延伸至该晶片其正面的信号接点，在该第一开孔与第二开孔内部填充一导电层，其中，该第二开孔中的导电层电性连接该晶片其正面的信号接点；
[0007]一导通层，设置在该晶片的背面并延伸电性连接该第一开孔中的导电层以及该晶片背面的信号接点，其中，该导通层是单一导电镀层；
[0008]该第一开孔及第二开孔中的导电层凸出于该塑封层的同一表面并作为该表面黏着式功率半导体封装元件的导电端子。
[0009]其中，在该第一开孔与第二开孔内部填充的导电层可通过电镀方式形成，将晶片正面、背面信号接点共同电性连接至封装元件的同一表面，即不需使用导线架及黏晶材料。
[0010]根据另一实施例，本专利技术的「表面黏着式功率半导体封装元件」包含有：
[0011]一晶片，具有相对的一正面及一背面，该正面及该背面分别设有信号接点，其中该晶片为一功率半导体晶片；
[0012]一导电基板，形成有一晶片容置开口，令该晶片设置在该晶片容置开口内部；
[0013]一塑封层，包覆该晶片与该导电基板，在该塑封层中形成有第一开孔及第二开孔，该第一开孔位在晶片侧边并延伸至该导电基板的表面，该第二开孔对应延伸至该晶片其正面的信号接点，在该第一开孔与第二开孔内部填充一导电层，其中，该第一开孔中的导电层
连接该导电基板，该第二开孔中的导电层连接该晶片其正面的信号接点；
[0014]一导通层，设置在该晶片的背面，且延伸连接该导电基板以及该晶片背面的信号接点；
[0015]该第一开孔及第二开孔中的导电层凸出于该塑封层的同一表面并作为该表面黏着式功率半导体封装元件的导电端子。
附图说明
[0016]图1A～图1M：本专利技术第一实施例的制程示意图。
[0017]图2A～图2L：本专利技术第二实施例的制程示意图。
[0018]图3：本专利技术当中的铜基板的平面示意图。
[0019]图4：本专利技术图3所示铜基板的立体示意图。
[0020]图5：本专利技术将晶片设置于铜基板中的立体示意图。
[0021]图6A～图6J：本专利技术第三实施例的制程示意图。
[0022]图7：依据本专利技术图1A～1M实施例制作而成的表面黏着式功率半导体封装元件剖面示意图。
[0023]图8：依据本专利技术图2A～2L实施例制作而成的表面黏着式功率半导体封装元件剖面示意图。
[0024]图9：依据本专利技术图6A～6J实施例制作而成的表面黏着式功率半导体封装元件剖面示意图。
具体实施方式
[0025]本专利技术是一种「表面黏着式功率半导体封装元件及其制法」，图1A～图1M为第一较佳实施的制程示意图，以下配合图式顺序说明本专利技术的制作流程。在图1A中，首先制备一载板(carrier)10，在该载板10上贴合一层黏着胶带11，该黏着胶带11的表面具有黏性。
[0026]参照图1B，将晶片20间隔排列在该黏着胶带11上，该晶片20为一功率半导体晶片，在其正面及背面形成有用于电性连接的信号接点(图中未示)，在图1B中，将该晶片20与该黏着胶带11互相黏着的一面定义为晶片背面，其相对的另一面为晶片正面。
[0027]参照图1C，将各晶片20以一塑封层30包覆，该塑封层30的材料可为PP、EMC等介电材质。该塑封层30成型后，进一步加入图1D所示的平坦化步骤，在该塑封层30的表面进行研磨(grinding)或清洁，使整体塑封层30的表面为平整表面。
[0028]参照图1E，在该塑封层30的预设位置形成第一开孔(vias)31a及第二开孔31b，该第一开孔31a、第二开孔31b的位置取决于产品所需的导电端子的位置，其中，晶片20周围的第一开孔31a可完全贯穿该塑封层30，第二开孔31b从塑封层30的表面向下延伸到该晶片20正面的信号接点。该第一开孔31a/第二开孔31b的成形方式可通过例如镭射钻孔(Laser drilling)、超音波钻孔(Ultrasonic drilling)、微放电加工(Micro Electrical Discharge Machining,μ
‑
EDM)、微细磨料喷射加工(Micro powder blasting)或是感应耦合电浆离子蚀刻(Inductively Coupled Plasma Reactive Ion Etching,ICP
‑
RIE)等技术，本专利技术并不特别限制其成形方式。本说明书中记载的第一开孔、第二开孔是指在不同位置的开孔，借此区分不同开孔的种类，而不是意指数量为第一个开孔、第二个开孔。
[0029]参照图1F，在各个第一开孔31a、第二开孔31b的内部壁面及塑封层30的表面形成一预电镀层40，该预电镀层40作为后续制作导电层的种子层(seed layer)，该预电镀层40的制作方式可选用化学镀(Electro
‑
less Plating)、溅镀(sputter)等技术完成。
[0030]参照图1G，图案化的一导电层42填满在各个第一开孔31a、第二开孔31b的内部以及该塑封层30的表面，其中，凸出在塑封层30表面的该导电层42通过蚀刻或其它方式而形成多个独立的导电端子。每一个第一开孔31a、第二开孔31b的位置可以构成一独立的导电端子42a,42b；或是根据晶片20功能设计，数个第一开孔31a、第二开孔31b也可以利用该导电层42彼此电性连接形成一共同接点。该导电层42的较佳材料为铜，其制作方式可通过电镀或印刷方式形成。
[0031]参照图1H，在完成该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种表面黏着式功率半导体封装元件，包含：一晶片，具有相对的一正面及一背面，该正面及该背面分别设有信号接点，其中该晶片为一功率半导体晶片；一塑封层，包覆该晶片，且在该塑封层中形成有第一开孔及第二开孔，该第一开孔位在晶片侧边，该第二开孔对应延伸至该晶片其正面的信号接点，在该第一开孔与该第二开孔内部填充一导电层，其中，该第二开孔中的导电层电性连接该晶片其正面的信号接点；一导通层，设置在该晶片的背面并延伸电性连接该第一开孔中的导电层以及该晶片背面的信号接点，其中，该导通层是单一导电镀层；该第一开孔及该第二开孔中的导电层凸出于该塑封层的同一表面并作为该表面黏着式功率半导体封装元件的导电端子。2.如权利要求1所述的表面黏着式功率半导体封装元件，其中，该第一开孔贯穿该塑封层；在该第一开孔以及第二开孔的内壁面上具有一预电镀层。3.如权利要求1所述的表面黏着式功率半导体封装元件，其中：在各导电端子的表面上具有一接点防护层；在各导电端子之间分布一阻焊层，该阻焊层附着在该塑封层的表面上；在该导通层的背面具有一绝缘保护层。4.如权利要求1所述的表面黏着式功率半导体封装元件，其中，该导电层为铜层。5.一种表面黏着式功率半导体封装元件，包含：一晶片，具有相对的一正面及一背面，该正面及该背面分别设有信号接点，其中该晶片为一功率半导体晶片；一导电基板，形成有一晶片容置开口，令该晶片设置在该晶片容置开口内部；一塑封层，包覆该晶片与该导电基板，在该塑封层中形成有第一开孔及第二开孔，该第一开孔位在晶片侧边并延伸至该导电基板的表面，该第二开孔对应延伸至该晶片其正面的信号接点，在该第一开孔与第二开孔内部填充一导电层，其中，该第一开孔中的导电层连接该导电基板，该第二开孔中的导电层连接该晶片其正面的信号接点；一导通层，设置在该晶片的背面，且延伸连接该导电基板以及该晶片背面的信号接点；该第一开孔及第二开孔中的导电层凸出于该塑封层的同一表面并作为该表面黏着式功率半导体封装元件的导电端子。6.如权利要求5所述的表面黏着式功率半导体封装元件，其中，该导通层为复层结构，包含一预电镀层及一连接层，该连接层为铜层。7.如权利要求5所述的表面黏着式功率半导体封装元件，其中，该导通层为一导电胶带。8.如权利要求6或7所述的表面黏着式功率半导体封装元件，其中，在该第一开孔以及第二开孔的内壁面上具有一预电镀层。9.如权利要求6或7所述的表面黏着式功率半导体封装元件，其中：在各导电端子的表面上具有一接点防护层；在各导电端子之间分布一阻焊层，该阻焊层附着在该塑封层的表面上；在该导通层的背面具有一绝缘保护层。10.如权利要求6或7所述的表面黏着式功率半导体封装元件，其中，该导电层为铜层；
该导电基板为铜基板。11.如权利要求6或7所述的表面黏着式功率半导体封装元件，其中，该晶片容置开口的四个角落向外延伸出一防撞缺口，各防撞缺口与晶片容置开口相连通；其中，各防撞缺口是以该容置开口的角落顶点作为一圆心向外延伸出的一圆形缺口。12.一种表面黏着式功率半导体封装元件的制法，包含：准备一载板，在该载板上贴合有一黏着胶带，该黏着胶带的表面具有黏性；将一晶片黏着于该黏着胶带的表面，其中该晶片具有相对的一正面及一背面，该正面及该背面分别设有信号接点，该晶片为一功率半导体晶片；以一塑封层包覆该晶片；在该塑封层形成第一开孔及第二开孔，该第一开孔位在晶片侧边并贯穿该塑封层，该第二开孔对应延伸至该晶片其正面的信号接点；填充一导电层于第一开孔与第二开孔的内部，其中，该第二开孔中的导电层电性连接该晶片其正面的信号接点，该第一开孔及第二开孔中的导电层凸出于该塑封层的正面并作为导电端子；移除该载板及该黏着胶带，显露出该塑...

【专利技术属性】
技术研发人员：何中雄，洪伟铭，黄文良，沈顺吉，王建钧，李季学，
申请(专利权)人：强茂股份有限公司，
类型：发明
国别省市：