一种具有ESD结构的SiCMOSFET器件制造技术

本实用新型专利技术揭示了一种具有ESD结构的SiC MOSFET器件，从下至上依次为：4H

【技术实现步骤摘要】
一种具有ESD结构的SiC MOSFET器件


[0001]本技术涉及半导体
，尤其涉及一种具有ESD结构的SiC MOSFET器件。

技术介绍

[0002]电力电子器件技术的发展，要求功率器件有更高的电压，更高的效率及更高的功率密度。以4H
‑
SiC为代表的宽禁带半导体材料凭借优越的材料特性为电力电子器件技术带来了新的发展动力，4H
‑
SiC的禁带宽度几乎为硅的3倍，热导率也达到硅的3倍，因而更加适合高温、高电压工作；10倍于硅的击穿场强使SiC更适合制作高压器件，达到10kV甚至20kV以上。高击穿场强使器件具有厚度更薄、掺杂浓度更高的漂移层，实现更低的比导通电阻和更高的优质系数。与此同时，SiC MOSFET具有比同电压等级硅IGBT(绝缘栅双极型晶体管)更低的开关损耗，从而实现更高的开关频率和更高的功率密度。
[0003]静电放电(ESD)是直接接触或静电场感应引起的两个不同静电势的物体之间静电荷的传输。在所有的半导体器件失效机制中，ESD失效占比几乎到10％，随着科学技术的发展及电子技术的广泛应用，ESD保护越来越收到的人们的重视。
[0004]近年来，随着新能源产业的蓬勃发展，SiC MOSFET在新能源产品的应用越来约受到人们的青睐。但是关于集成ESD保护结构SiC MOSFET相关文献较少，ESD保护电路开启时的导通电阻必须足够小，这样才能及时提供ESD的低阻大电流泄放通路，保护芯片内部电路不受ESD事件的影响。泄放能力是指单位面积器件所能泄放的电流值大小。因为大多数器件可以通过提高面积来增大泄放流，所以泄放能力的讨论必须必须要考虑面积的大小。泄放能力的等效要求就是器件导通时导通电阻要小，ESD损伤多表现为器件的热失效及互联的熔断。大电流也会产生片上电压如果电压足够高，将导致薄栅氧工艺中氧化层的破坏。
[0005]SiC MOSFET栅氧厚度在40
‑
60nm，SiO2的理想击穿电压是8MV/cm，50nm栅氧对应的击穿电压在45V左右，为起到保护栅氧的作用，ESD结构的击穿电压要小于栅氧击穿电压，同时还需要考虑ESD的泄放能力，ESD结构的面积不能过小。

技术实现思路

[0006]本技术所要解决的技术问题是实现一种具有ESD结构的SiC MOSFET器件。
[0007]为了实现上述目的，本技术采用的技术方案为：一种具有ESD结构的SiC MOSFET器件，N型外延层的下表面为N型SiC衬底，所述N型外延层的上表面设有用于制作源极的区域和栅极的区域，其特征在于：所述N型外延层制作源极的区域设有至少两个相互间隔的源极P型区，每个所述源极P型区上表面设有至少两个相互间隔的源极N型区，所述制作源极的区域上设有连接N型外延层、源极P型区和源极N型区的Poly层；所述N型外延层制作栅极的区域设有外延层隔离层，所述外延层隔离层上设置有ESD结构，所述Poly层和ESD结构上覆盖有ILD层，所述ILD层上设有金属栅极和金属源极，所述ESD结构上的ILD层设有供金属栅极连接的栅极孔，以及金属源极连接的源极孔，每个所述源极P型区上的Poly层、ILD层设有供金属源极连接的源极孔。
[0008]所述金属源极和金属栅极相互间隔，所述ESD结构并联在金属源极和金属栅极之间。
[0009]所述由多个串联的多晶硅PN结二极管组成。
[0010]所述N型SiC衬底外为金属漏极，所述金属源极与漏极的击穿电压在36
‑
60V，其击穿电压应该不高于栅氧击穿的电压。
[0011]SiC MOSFET器件的栅极形成NPN或者NPNPNPN
…
型一对或者多对串联的PN二极管，所述ESD结构的P型掺杂为多圈圆形的环形结构。
[0012]SiC MOSFET器件的栅极形成NPN或者NPNPNPN
…
型一对或者多对串联的PN二极管，所述ESD结构的P型掺杂为多圈方形的环形结构。
[0013]本技术为具有ESD结构的SiC MOSFET器件，利用集成在栅极的ESD保护结构，当器件的栅极出现超过栅氧击穿的电压时，并联在栅极与源极的ESD保护结构开启，大电流通过ESD保护结构泄放，起到保护SiC MOSFET的目的。
附图说明
[0014]下面对本技术说明书中每幅附图表达的内容及图中的标记作简要说明：
[0015]图1为栅极集成ESD结构的SiC MOSFET器件示意图；
[0016]图2为SiC MOSFET器件的等效电流图；
[0017]图3为栅极集成方形ESD结构的示意图；
[0018]图4为栅极集成环形ESD结构的示意图；
[0019]上述图中的标记均为：1、N型SiC衬底；2、N型外延层；3、Poly层；4、ILD层；5、金属源极；6、源极P型区；7、源极N型区；8、ESD结构；9、外延层隔离层；10、源极孔；11、栅极孔。
具体实施方式
[0020]下面对照附图，通过对实施例的描述，本技术的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本技术的专利技术构思、技术方案有更完整、准确和深入的理解。
[0021]SiC MOSFET器件的ESD结构8集成在栅极Pad上，要求栅极Pad的面积要大，方能将ESD结构8集成在Pad上，并且可以利用在栅极Pad的Poly上通过掩膜版及注入工艺，在Poly上形成串联的PN结二极管，通过调整注入掺杂浓度，调整单个二极管的击穿电压，达到调整ESD结构8的泄放能力，SiC MOSFET器件的具体结构如下：
[0022]SiC MOSFET器件设有N型SiC衬底1，在该SiC衬底上生长有N型外延层2，在N型外延层2上通过光刻和注入工艺形成的源极(S)、栅极(G)和漏极(D)，在N型外延层2(2)上有互相间隔的源极P型区6(6)和N型区(7)，栅极由两个间隔的P型区上的Poly构成，Poly层3上为ILD层4(4)用于绝缘金属层，ESD结构8集成在栅极Gate Pad下方的Poly层3上，为SiC MOS提供保护回路。
[0023]具体结构如图1所示，N型外延层2的上表面设有用于制作源极的区域和栅极的区域，其中N型外延层2制作源极的区域设有至少两个相互间隔的源极P型区6，栅极由两个P型区上的Poly构成，Poly层3上为ILD层4(4)用于绝缘金属层，互相间隔的P型区离子注入剂量
为1E13/cm2～2E14/cm2，互相相间隔的N型区离子注入剂量为1E15/cm2～2E16/cm2，源极金属通过绝缘ILD层4与栅极隔离，通过介质孔与互相间隔的P型区与N型区连接，且栅极和漏极间金属互相隔离。
[0024]制作源极的区域上设有连接N型外延层2、源极P型区6和源极N型区7的Poly层3，N型外延层2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有ESD结构的SiC MOSFET器件，其特征在于：N型外延层的下表面为N型SiC衬底，所述N型外延层的上表面设有用于制作源极的区域和栅极的区域，所述N型外延层制作源极的区域设有至少两个相互间隔的源极P型区，每个所述源极P型区上表面设有至少两个相互间隔的源极N型区，所述制作源极的区域上设有连接N型外延层、源极P型区和源极N型区的Poly层；所述N型外延层制作栅极的区域设有外延层隔离层，所述外延层隔离层上设置有ESD结构，所述Poly层和ESD结构上覆盖有ILD层，所述ILD层上设有金属栅极和金属源极，所述ESD结构上的ILD层设有供金属栅极连接的栅极孔，以及金属源极连接的源极孔，每个所述源极P型区上的Poly层、ILD层设有供金属源极连接的源极孔。2.根据权利要求1所述的具有ESD结构的SiC MOSFET器件，其特征在于：所述金属源极和金属栅极相互间隔，所述ESD结构并联在金属源极和金属栅极之间。3.根据权利要求2...

【专利技术属性】
技术研发人员：郝志杰，倪炜江，李冬黎，李倩，杨皓宇，
申请(专利权)人：安徽芯塔电子科技有限公司，
类型：新型
国别省市：