【技术实现步骤摘要】
本专利技术涉及碳化硅功率半导体器件的制造，更具体地说，它涉及一种低套准偏差的碳化硅芯片制造方法。
技术介绍
1、碳化硅作为第三代半导体材料之一，与硅相比有诸多优点，如禁带宽度大、临界击穿电场强度高、热导率高、载流子饱和漂移速率高、化学性能稳定，因此碳化硅功率器件在高温、高频、大功率的电力电子领域有巨大的应用优势。全碳化硅功率模块与硅igbt模块相比，电能损耗更小，体积更小，更适合在高温下应用。碳化硅mosfet已广泛应用于高端的开关电源、新能源汽车obc中，在新能源汽车电驱和高功率逆变器方面有极大的应用优势。
2、碳化硅芯片的效率对于组件和整机效率的提升至关重要，缩减元胞尺寸是提升碳化硅芯片效率和成本的有效手段。考虑到各光刻层之间的套准偏差，如图9所示，光刻机标记（marker层）为坐标原点，假设光刻机的套准偏差是δx，pwell层向左偏（-δx），poly栅向右偏（+δx），则版图上poly栅与pwell的交叠尺寸需要达到2*δx，迫使芯片设计时给予各层之间足够的对准偏差余量，阻碍了缩小元胞尺寸的进程。
技术实现思路
1、（一）解决的技术问题
2、针对现有技术中存在的问题，本专利技术提供了一种低套准偏差的碳化硅芯片制造方法，以解决
技术介绍
中提到的技术问题。
3、（二）技术方案
4、为实现上述目的，本专利技术提供如下技术方案：一种低套准偏差的碳化硅芯片制造方法，包括以下步骤：
5、s1.提供一碳化硅晶圆，并在其表面形成介质
6、s2.在所述介质掩膜表面进行pwell（p阱区）和marker（光刻机标记）的光刻胶图形化和介质掩膜图形化；
7、s3.利用图形化的介质掩膜对碳化硅晶圆进行pwell离子注入掺杂；
8、s4.在前述结构表面进行光刻工艺，打开marker所在区域，并将marker图形刻蚀转移至碳化硅晶圆内；
9、s5.在前述介质掩膜上进行侧墙生长与回刻蚀工艺，形成自对准掩膜，后进行n型离子注入掺杂；
10、s6.在前述结构上再一次进行侧墙生长与回刻蚀工艺，形成自对准掩膜，后进行p型离子注入掺杂；
11、s7.去除碳化硅晶圆表面前述的所有介质掩膜，重新生长介质掩膜，并进行图形化，后进行整个有源区的jfet离子注入掺杂；
12、s8.对所述碳化硅晶圆进行高温激活和牺牲氧化工艺；
13、s9.对所述碳化硅晶圆进行栅介质生长工艺；
14、s10.对所述碳化硅晶圆进行栅多晶硅生长和辅助介质生长工艺，并依次进行栅极图形化、辅助介质刻蚀、栅多晶硅刻蚀；
15、s11.对所述结构进行一次或多次隔离介质生长和回刻蚀，形成自对准的源极接触区；
16、s12.在源极接触区制作欧姆接触，并在碳化硅晶圆表面进行金属加厚；
17、s13.在碳化硅晶圆表面进行钝化介质保护和聚酰亚胺保护；
18、s14.对碳化硅晶圆的背面进行减薄和金属化工艺。
19、本专利技术进一步设置为，在步骤s2中，所述marker图形的含义为光刻机的对位标记，所述pwell图形和marker图形在同一层光罩上，pwell图形和marker图形视为同一层光刻层，故pwell图形和marker图形之间的套准偏差为0。
20、本专利技术进一步设置为，在步骤s4中，pwell区域被光刻胶覆盖，marker区域无光刻胶覆盖，继而通过刻蚀工艺将介质掩膜的marker图形转移至碳化硅晶圆内，形成光刻机的对位标记。
21、本专利技术进一步设置为，在步骤s5中，通过侧墙生长与回刻蚀工艺，形成自对准的掩膜，并进行氮离子注入，形成n+（n型重掺杂）源区和沟道。
22、本专利技术进一步设置为，在步骤s6中，在s5完成后的结构上，继续通过侧墙生长与回刻蚀工艺，形成自对准的掩膜，并进行铝离子注入，形成p+（p型重掺杂）体区，实现了pwell、n+、p+三层图形的套准偏差为0。
23、本专利技术进一步设置为，在步骤s9中，所述栅介质层由热氧化、lpcvd、pecvd、ald等方式之一（或之二）形成。
24、本专利技术进一步设置为，在步骤s10中，所述栅多晶硅为原位掺杂形成或非掺多晶硅通过掺杂形成，所述辅助介质覆盖在所述栅多晶硅的表面。通过光刻工艺，实现栅极图形化，依次通过辅助介质刻蚀、多晶硅刻蚀实现栅极图形的转移。
25、本专利技术进一步设置为，在步骤s11中，在s10完成后的结构上，通过隔离介质生长与回刻蚀工艺，形成自对准的源极接触区图形定义，实现了栅极和源极接触区的套准偏差为0。
26、本专利技术进一步设置为，关键层次之pwell、n+、p+的套准偏差为0，关键层次之poly栅、源极欧姆的套准偏差为0，仅关键层次之pwell和poly栅之间存在一次光刻套准偏差。
27、（三）有益效果
28、与现有技术相比，本专利技术提供了一种低套准偏差的碳化硅芯片制造方法 ，具备以下有益效果：
29、本专利技术提出的一种低套准偏差的碳化硅芯片制造方法，摒弃了传统的零层标记光刻的方式，将传统的零层（marker层）与pwell层合并，从而有效降低了关键层次pwell和栅poly之间的套准偏差，通过数次自对准工艺，使marker、pwell、n+、p+之间的套准偏差为0，使栅极和源极接触区的套准偏差为0，显著提升了整体流程的套准精度，能够支撑5μm及以下元胞设计的工艺实现。
本文档来自技高网...【技术保护点】
1.一种低套准偏差的碳化硅芯片制造方法，其特征是，包括以下步骤：
2.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S2中，所述Marker图形的含义为光刻机的对位标记，所述Pwell图形和Marker图形在同一层光罩上，Pwell图形和Marker图形视为同一层光刻层，故Pwell图形和Marker图形之间的套准偏差为0。
3.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S4中，Pwell区域被光刻胶覆盖，Marker区域无光刻胶覆盖，继而通过刻蚀工艺将介质掩膜的Marker图形转移至碳化硅晶圆内，形成光刻机的对位标记。
4.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S5中，通过侧墙生长与回刻蚀工艺，形成自对准的掩膜，并进行N型离子注入，形成N+源区和沟道。
5.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S6中，在S5完成后的结构上，继续通过侧墙生长与回刻蚀工艺，形成自对准的掩膜，并进行P型离子注入，形成P+体区，实现
6.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S9中，所述栅介质层由热氧化、LPCVD、PECVD、ALD等方式之一（或之二）形成。
7.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S10中，所述栅多晶硅为原位掺杂形成或非掺多晶硅通过掺杂形成，所述辅助介质覆盖在所述栅多晶硅的表面。通过光刻工艺，实现栅极图形化，依次通过辅助介质刻蚀、多晶硅刻蚀实现栅极图形的转移。
8.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤S11中，在S10完成后的结构上，通过隔离介质生长与回刻蚀工艺，形成自对准的源极接触区图形定义，实现了栅极和源极接触区的套准偏差为0。
9.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：关键层次之Pwell、N+、P+的套准偏差为0，关键层次之Poly栅、源极欧姆的套准偏差为0，仅关键层次之Pwell和Poly栅之间存在一次光刻套准偏差。
...【技术特征摘要】
1.一种低套准偏差的碳化硅芯片制造方法，其特征是，包括以下步骤：
2.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤s2中，所述marker图形的含义为光刻机的对位标记，所述pwell图形和marker图形在同一层光罩上，pwell图形和marker图形视为同一层光刻层，故pwell图形和marker图形之间的套准偏差为0。
3.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤s4中，pwell区域被光刻胶覆盖，marker区域无光刻胶覆盖，继而通过刻蚀工艺将介质掩膜的marker图形转移至碳化硅晶圆内，形成光刻机的对位标记。
4.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤s5中，通过侧墙生长与回刻蚀工艺，形成自对准的掩膜，并进行n型离子注入，形成n+源区和沟道。
5.根据权利要求1所述的一种低套准偏差的碳化硅芯片制造方法，其特征是：在步骤s6中，在s5完成后的结构上，继续通过侧墙生长与回刻蚀工艺，形成自对准的掩膜，并进行p型离子注入，...
【专利技术属性】
技术研发人员：倪炜江，郝志杰，杨皓宇，
申请(专利权)人：安徽芯塔电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。