集成栅保护结构的GaN HEMT器件及其制备方法技术

本发明专利技术公开了一种集成栅保护结构的GaN HEMT器件，器件包括：GaNHEMT，所述GaN HEMT包括源极、栅极及漏极，在栅极和源极之间设置有栅保护结构，栅保护结构在栅极与源极间的正向电压大于允许的最大正向电压时或反向电压的绝对值大于允许的最大反向电压的绝对值时击穿并导通。集成栅极保护结构的GaN HEMT器件，利用在芯片上集成栅的保护结构，当器件的栅极电压超过最大允许电压时，栅保护结构击穿导通，栅源电压维持在设置的最大电压，实现了对栅介质的保护，提高器件应用的可靠性。

【技术实现步骤摘要】
集成栅保护结构的GaNHEMT器件及其制备方法
本专利技术属于半导体
，更具体地，本专利技术涉及一种集成栅保护结构的GaNHEMT器件及其制备方法。
技术介绍
氮化镓(GaN)是宽禁带半导体材料，禁带宽度达3.4eV。与传统的半导体材料硅(Si)、砷化镓(GaAs)相比，具有更高的临界电场、电子饱和漂移速度、以及良好的化学稳定性等特点。基于GaN材料的AlGaN/GaN异质结高电子迁移率晶体管(HEMT)结构具有更高的电子迁移率(高于1800cm2V-1s-1)和二维电子气(2DEG)面密度(约1013cm-2)，使得基于GaN材料的器件在射频领域和电力电子领域都具有非常明显的优势。GaNHEMT器件有各种不同的结构，如MESHEMT、MOS沟道HEMT、MISHEMT、p-GaNHEMT等多种，根据阈值电压的不同，又可以分为增强型和耗尽型。以p-GaNHEMT器件结构为例，器件的截面示意图，如图1所示。材料由衬底，如蓝宝石、Si晶圆、SiC晶圆等，成核层AlN，GaN层，AlGaN势垒层，p型掺杂的p-GaN帽层等组成。因为自发极化和压电极化的原因，AlGaN与GaN层之间的界面会产生大量高迁移率的二维电子气，形成非常低电阻的导通沟道。当在AlGaN势垒层上淀积一定厚度的p-GaN层后，p-GaN层使势垒下方的二维电子气耗尽，关断导通沟道。在p-GaN层上淀积栅极，可以通过控制栅极的电压，耗尽或形成p-GaN下方AlGaN/GaN界面处的二维电子气，从而实现器件的关断或开通。当栅源之间的电压达到一定值时，栅金属与GaN之间会发生载流子的注入和隧穿现象，栅源之间击穿。由于GaN材料的雪崩性能较弱，一定击穿电压和电流下容易发生烧毁。同时，p-GaN和AlGaN层都非常薄，因此击穿电压很低，栅电压的工作范围小。然而，由于栅工作电压的范围相对比较小，如当前一般增强型GaNHEMT器件的栅电压范围为-2V～10V之间，比Si和SiC功率器件要小的多，这在应用中容易发生可靠性问题。在实际工作电路中，往往会存在一些电流的扰动，如负载的突然开启关断、电路故障、外界电磁干扰等，这些都可能会在栅极引起电压的波动，使器件的栅发生击穿导致失效，从而发生电路故障。
技术实现思路
本专利技术提供了一种集成栅保护结构的GaNHEMT器件，旨在改善上述问题。为了实现上述目的，一种集成栅保护结构的GaNHEMT器件，所述器件包括：GaNHEMT，所述GaNHEMT包括源极、栅极及漏极，在栅极和源极之间设置有栅保护结构，栅保护结构在栅极与源极间的正向电压大于允许的最大正向电压时或反向电压的绝对值大于允许的最大反向电压的绝对值时导通，以限制栅极与源极之间的电压。进一步的，所述栅保护结构由设于栅极与源极之间的一对或多对反向串联的多晶硅pn二极管组成。进一步的，所述GaNHEMT为p-GaNHEMT。进一步的，p-GaNHEMT从下至上依次包括：衬底、缓冲层、GaN层、势垒层、p-GaN层及栅介质层；设于栅介质等覆盖在p-GaN层上，在p-GaN层上的栅介质层上设置窗口，在窗口处设置有栅极，在栅极的两侧设置分别设置有漏极和源极，源极及漏极的底部与GaN层接触；隔离介质层，隔离介质层位于栅极与栅介质层上，栅保护结构设置于栅极与源极之间的隔离介质层上。进一步的，所述器件还包括：设于栅保护结构上的若干介质层和互联金属层，每层介质层上下的互联金属层之间通过介质孔连接，且源极、栅极及漏极间的金属层之间相互隔离。另一方面，本专利技术还提供一种集成栅保护结构的GaNHEMT器件的制备方法，所述方法具体包括如下步骤：S1、在GaNHEMT的栅极和源极之间的隔离介质层上淀积多晶硅层；S2、通过离子注入的方式在多晶硅层形成多个n型掺杂区及p型掺杂区，n型掺杂区及p型掺杂区形成一对或多对反向串联的pn二极管。进一步的，若GaNHEMT为p-GaNHEMT，在步骤S1之前还包括：S3、在衬底上依次生长缓冲层、GaN层、势垒层及p-GaN层；S4、对p-GaN层进行刻蚀，只保留栅极预留区下方的p-GaN层，再淀积栅介质层；S5、刻蚀源极预留区及漏极预留区下方的栅介质层及势垒层，过刻蚀部分GaN层，在源极预留区及漏极预留区分别形成源极及漏极；S6、在p-GaN层上的栅介质层上开窗口，在窗口上形成栅极；S7、在栅极上淀积隔离介质层，在栅极和源极间的隔离介质层上淀积栅保护结构。集成栅极保护结构的GaNHEMT器件，利用在芯片上集成栅的保护结构，当器件的栅极电压超过最大允许电压时，栅保护结构击穿导通，栅源电压维持在设置的最大电压，实现了对栅介质的保护，提高器件应用的可靠性。附图说明图1为现有GaNHEMT器件的结构示意图；图2为本专利技术实施例的集成栅保护结构的GaNHEMT器件结构示意图；图3为本专利技术实施例提供的GaNHEMT器件电路结构示意图；图4为本专利技术实施例提供的外延材料生长完成后的GaNHEMT器件结构示意图；图5为本专利技术实施例提供的p-GaN层刻蚀和栅介质生长后的GaNHEMT器件结构示意图；图6为本专利技术实施例提供的T型栅完成后的GaNHEMT器件结构示意图；图7为本专利技术实施例提供的栅保护结构形成后的GaNHEMT器件结构示意图；1.衬底、2.缓冲层、3.GaN层、4.势垒层、5.p-GaN层、6.源极、61.源欧姆接触、7.漏极、71.漏欧姆接触、8.栅介质层、9.栅极、10.隔离介质层、11.栅保护结构。具体实施方式下面对照附图，通过对实施例的描述，对本专利技术的具体实施方式作进一步详细的说明，以帮助本领域的技术人员对本专利技术的专利技术构思、技术方案有更完整、准确和深入的理解。本专利技术实施例提供的集成栅保护结构的GaNHEMT器件包括：GaNHEMT，GaNHEMT包括源极、栅极及漏极，在栅极和源极之间设置有栅保护结构，栅保护结构在栅极与源极间的正向电压大于允许的最大正向电压时或反向电压的绝对值大于允许的最大反向电压的绝对值时击穿并导通，使得栅源电压维持在设置的最大电压，实现了对栅介质的保护，提高器件应用的可靠性，该栅保护结构在安全电压不导通，不影响器件的正常工作，此处的安全电压是指位于允许的最大反向电压与允许的最大正向电压之间的电压值。在本专利技术实施例中，栅保护结构由设于栅极与源极之间的多晶硅，及设于多晶硅上的一对或多对反向串联的pn二极管组成，即形成ABA或者ABABA…型等一对或多对反向串联的多晶硅pn二极管，如npn，是np二极管与pn二极管的反向串联结构。如ABAB结构，从左往右是两个反向的pn二极管AB串联而成，从右往左是一个反向二极管BA，两个方向的击穿电压是不一样的。因此可以通过设置二极管的分布实现不同的正向最大电压与反向最大电压绝对值。反向串联的二极管形成栅的保护结构，使得栅源之间在一定电本文档来自技高网...

【技术保护点】
1.一种集成栅保护结构的GaN HEMT器件，其特征在于，所述器件包括：/nGaN HEMT，所述GaN HEMT包括源极、栅极及漏极，在栅极和源极之间设置有栅保护结构，栅保护结构在栅极与源极间的正向电压大于允许的最大正向电压时或反向电压的绝对值大于允许的最大反向电压的绝对值时导通，以限制栅极与源极之间的电压。/n

【技术特征摘要】
1.一种集成栅保护结构的GaNHEMT器件，其特征在于，所述器件包括：
GaNHEMT，所述GaNHEMT包括源极、栅极及漏极，在栅极和源极之间设置有栅保护结构，栅保护结构在栅极与源极间的正向电压大于允许的最大正向电压时或反向电压的绝对值大于允许的最大反向电压的绝对值时导通，以限制栅极与源极之间的电压。


2.如权利要求1所述集成栅保护结构的GaNHEMT器件，其特征在于，所述栅保护结构由设于栅极与源极之间的一对或多对反向串联的多晶硅pn二极管组成。


3.如权利要求1或2所述集成栅保护结构的GaNHEMT器件，其特征在于，所述GaNHEMT为p-GaNHEMT。


4.如权利要求3所述集成栅保护结构的GaNHEMT器件，其特征在于，p-GaNHEMT从下至上依次包括：
衬底、缓冲层、GaN层、势垒层、p-GaN层及栅介质层；
设于栅介质等覆盖在p-GaN层上，在p-GaN层上的栅介质层上设置窗口，在窗口处设置有栅极，在栅极的两侧设置分别设置有漏极和源极，源极及漏极的底部与GaN层接触；
隔离介质层，隔离介质层位置栅极与栅介质层上，栅保护结构设置于栅极与源极之间的隔离介质层上。


5.如权利要求1至4任一权利要求所述集...

【专利技术属性】
技术研发人员：倪炜江，
申请(专利权)人：安徽芯塔电子科技有限公司，
类型：发明
国别省市：安徽;34