半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，该半导体装置包括：至少一晶体管、浅井区、保护环、以及多个第一掺杂区及多个第二掺杂区。所述至少一晶体管位于一基板上，所述至少一晶体管包括源极结构、栅极结构、及漏极结构。浅井区围绕所述至少一晶体管。浅井区具有第一导电类型。保护环围绕浅井区。保护环具有第一导电类型。第一掺杂区及第二掺杂区设置在保护环内并围绕浅井区。第一掺杂区及第二掺杂区交替设置以形成一环形。第一掺杂区中的每一个及第二掺杂区中的每一个具有相反的导电类型。一个具有相反的导电类型。一个具有相反的导电类型。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术实施例是关于半导体装置，特别是关于具有用于静电放电系统的保护环的集成电路。

技术介绍

[0002]半导体装置可以应用于各种领域，例如：显示驱动器IC、电源管理IC(或高功率电源管理IC)、分离式电源装置(discrete power device)、感测装置、指纹感测器IC、存储器等等。半导体装置通常以以下方式制造：在半导体基板上依序沉积绝缘或介电层、导电层、及半导体材料层，并使用光刻技术将各种材料层图案化，以在半导体基板上形成电路组件及元件。
[0003]在持续微缩半导体装置的过程中产生了许多挑战。举例而言，在工艺、制造、组装、运送、封装、测试、或操作期间，半导体装置可能遭受静电放电(ESD)损坏。因此，半导体装置需要静电放电保护以防止可能的静电放电损坏并且改善装置可靠度。虽然现有的半导体装置的静电放电保护已大致上合乎需求，但并非在各方面都完全令人满意。

技术实现思路

[0004]本专利技术实施例提供一种半导体装置，包括：至少一晶体管，于基板上，所述至少一晶体管包括源极结构、栅极结构、及漏极结构；浅井区，围绕所述至少一晶体管，其中浅井区具有第一导电类型；保护环，围绕浅井区，其中保护环具有第一导电类型；以及多个第一掺杂区及多个第二掺杂区，设置在保护环内并围绕浅井区，其中所述第一掺杂区及所述第二掺杂区交替设置，以形成环形，且所述第一掺杂区中的每一个及所述第二掺杂区中的每一个具有相反的导电类型。
附图说明
[0005]由以下的详细叙述配合所附图式，可最好地理解本专利技术实施例。依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本专利技术实施例的特征。
[0006]图1是根据本专利技术的一些实施例，绘示出半导体装置的布局的示意性上视图。
[0007]图2是根据本专利技术的一些实施例，绘示出半导体装置的示意性剖面图。
[0008]图3绘示出比较例的布局的示意性上视图。
[0009]图4A和图4B绘示比较例及本专利技术的示例的传输线脉冲测试及漏电测试的图表。
[0010]符号说明
[0011]10：半导体装置；
[0012]100：基板；
[0013]101：埋置层；
[0014]102：浅井区；
[0015]104：保护环；
[0016]105a,105b,105c,106a,106b,107a,107b,107c：井区；
[0017]111：第一掺杂区；
[0018]112：第二掺杂区；
[0019]113：第三掺杂区；
[0020]114：源极结构；
[0021]115：栅极结构；
[0022]118：漏极结构；
[0023]119：晶体管；
[0024]120,122,124：隔离区；
[0025]121,123：掺杂区；
[0026]20：半导体装置。
具体实施方式
[0027]以下揭露提供了许多的实施例或范例，用于实施本专利技术实施例的不同元件。各元件及其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一及第二元件直接接触的实施例，也可能包含额外的元件形成在第一及第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明及清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
[0028]此外，在本专利技术的一些实施例中，关于接合、连接的用语，例如“连接”、“互连”等等，除非特别定义，否则可指两个结构系直接接触，或者亦可指两个结构并非直接接触，其中有其他结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。再者，用语“耦合”包括以任何方法的直接或非直接的电连接。
[0029]再者，其中可能用到空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
[0030]文中所使用的“约”、“大约”、“大抵”的用语通常表示在一给定值的
±
20％之内，较佳是
±
10％之内，且更佳是
±
5％之内，或
±
3％之内，或
±
2％之内，或
±
1％之内，或
±
0.5％之内。文中给定的数值为大约的数值。在没有特定说明的情况下，给定的数值仍可隐含“约”、“大约”、“大抵”的含义。
[0031]以下叙述本专利技术的一些实施例。在这些实施例中所述的阶段之前、期间及/或之后，可提供额外的步骤。所述的一些阶段在不同实施例中可被替换或删去。可增加额外部件至本专利技术实施例的半导体装置。以下所述的一些部件在不同实施例中可被替换或删去。虽然所讨论的一些实施例以特定顺序的操作执行，但这些操作仍可以另一合乎逻辑的顺序执
行。
[0032]本专利技术实施例中提供一种半导体装置。交替配置设置于半导体装置的保护环上的具有相反导电类型的多个掺杂区。此配置可以改善静电放电保护及半导体装置的可靠度，并减少保护环所占的面积。
[0033]为方便说明，以金属氧化物半导体(Metal Oxide Semiconductor，MOS)装置描述本专利技术的一些实施例。但本专利技术不限于此。本专利技术实施例也可应用于各种半导体装置，例如：横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor(LDMOS))装置、横向绝缘栅极双极性晶体管(Lateral Insulated Gate Bipolar Transistor，LIGBT)、垂直扩散金属氧化物半导体(Vertically Diffused Metal Oxide Semiconductor，VDMOS)装置、延伸漏极金属氧化物半导体(Extended
‑
Drain Metal Oxide Semiconductor，EDMOS)装置或其他半导体装置。此外，本专利技术实施例也可应用于其他类型的半导体装置，例如二极管(diode)、绝缘栅极双极性晶体管(IGBT)、双极性接面型晶体管(Bipolar Junction Transistor，BJT)、或其他半导体装置。
[0034]参照图1，根据本专利技术的一些实施例，绘示出半导体装置10的布局的示意性上视图。应注意的是，图1中的三个点表示可以根据所欲装置的设计或需求重复以下描述的部件。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：至少一晶体管，于一基板上，至少一晶体管包括一源极结构、一栅极结构、及一漏极结构；一浅井区，围绕所述至少一晶体管，其中所述浅井区具有一第一导电类型；一保护环，围绕所述浅井区，其中所述保护环具有所述第一导电类型；以及多个第一掺杂区及多个第二掺杂区，设置在所述保护环内并围绕所述浅井区，其中所述第一掺杂区及所述第二掺杂区交替设置，以形成一环形，且各所述第一掺杂区及各所述第二掺杂区具有相反的导电类型。2.根据权利要求1所述的半导体装置，其特征在于，所述第一掺杂区的长度小于或等于所述第二掺杂区的长度。3.根据权利要求1所述的半导体装置，其特征在于，还包括：邻近所述源极结构设置的至少一第三掺杂区。4.根据权利要求3所述的半导体装置，其特征在于，所述第二掺杂区与所述至少一第三掺杂区具有相同的掺杂浓度。5.根据权利要求1所述的半导体装置，其特征在于，还包括：一埋置层，设置于所述基板上，其中所述埋置层具有所述第一导电类型。6.根据权利要求5所述的半导体装置，其特征在于，还包括：具有所述第一导电类型的一第一井区及具有与所述第一导电类型相反的一第二导电类型的一第二井区，其中所述栅极结构设置于所述第一井区及所述第二井区上、所述漏极结构设置于所述第一井区中、且所述源极结构、所述浅井区及所述至少一第三掺杂区设置在所述第二井区中。7.根据权利要求6所述的半导体装置，其特征在于，所述保护环及所述第二井区直接连接所述埋置层。8.根据权利要求6所述的半导体装置，其特征在于，还包括：一第三井区，设置于所述第二井区中且围绕所述源极结构、所述浅井区及所述至少一第三掺杂区。9.根据权利要求8所述的半导体装置，其特征在于，所述第二掺杂区、所述保护环、所述第二井区及所述第三井区、以...

【专利技术属性】
技术研发人员：卡鲁纳，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：