静电保护器件结构制造技术

本申请涉及半导体集成电路技术领域，具体涉及一种静电保护器件结构。静电保护器件结构包括：第一导电类型衬底，第一导电类型衬底的上层形成第一导电类型阱区；在第一导电类型阱区中，沿横向间隔排布的源极区和漏极区，源极区和漏极区均为第二导电类型；所有漏极区相连引出静电保护器件结构的静电输入端，各个源极区分别引出静电保护器件结构的静电输出端；插入漏极区中的第一导电类型扩散区，第一导电类型扩散区中不设引出端；多晶硅栅，多晶硅栅位于间隔相邻的源极区和漏极区之间的间隔区上。本申请静电保护器件结构，可以解决相关技术中的静电保护器件结构开启电压较高，静电保护能力较低的问题。力较低的问题。力较低的问题。

【技术实现步骤摘要】
静电保护器件结构


[0001]本申请涉及半导体集成电路
，具体涉及一种静电保护器件结构。

技术介绍

[0002]目前流行的工艺技术使用CMOS(互补金属氧化物半导体，Complementary Metal
‑
Oxide
‑
Semiconductor Transistor)作为静电放电(ESD，ElectroStatic Discharge)保护器件。
[0003]相关技术中的静电保护器件结构包括间隔排布的源极区和漏极区，当静电发生时，间隔相邻的源极区和漏极区导通形成泄放通道，静电电荷经过该泄放通道泄放。但是该泄放通道的形成需要较高的开启电压，不利于该静电保护器件的静电保护能力。

技术实现思路

[0004]本申请提供了一种静电保护器件结构，可以解决相关技术中的静电保护器件结构开启电压较高，静电保护能力较低的问题。
[0005]为了解决
技术介绍
中所述的技术问题，本申请提供一种静电保护器件结构，所述静电保护器件结构包括：
[0006]第一导电类型衬底，所述第一导电类型衬底的上层形成第一导电类型阱区；
[0007]在所述第一导电类型阱区中，沿横向间隔排布的源极区和漏极区，所述源极区和漏极区均为第二导电类型；所有所述漏极区相连引出所述静电保护器件结构的静电输入端，各个所述源极区分别引出所述静电保护器件结构的静电输出端；
[0008]插入所述漏极区中的第一导电类型扩散区，所述第一导电类型扩散区中不设引出端；
[0009]多晶硅栅，所述多晶硅栅位于间隔相邻的所述源极区和所述漏极区之间的间隔区上。
[0010]可选地，所述静电保护器件结构的最外侧为源极区。
[0011]可选地，一个所述漏极区中形成多个第一导电类型扩散区，多个所述第一导电类型扩散区相间隔。
[0012]可选地，所述漏极区上形成接触孔，通过所述接触孔将所述漏极区引出。
[0013]可选地，所述第一导电类型扩散区上不形成接触孔。
[0014]可选地，间隔相邻的所述漏极区和所述源极区，以及位于间隔相邻的所述漏极区和所述源极区之间的第一导电类型阱区共同形成一个寄生三极管。
[0015]可选地，在有静电电荷由所述漏极区进入所述静电保护器件结构中时，所述漏极区与所述第一导电类型扩散区之间的PN结先被击穿。
[0016]可选地，所述静电输出端接地。
[0017]本申请技术方案，至少包括如下优点：使得在有静电电荷由漏极进入该静电保护器件结构中时，该静电保护器件结构中的寄生三极管造成间隔相邻的漏极区和源极区230
之间导通形成导电沟道。并由于在漏极区中插入形成P型扩散区，进而导致寄生三极管的击穿位置首先并不是位于导电沟道附近的漏极区与P型阱区之间的N结中，而是导致漏极区与P型扩散区之间的PN结先被击穿，由于漏极区与P型扩散区之间的结击穿电压更低，从而在其击穿后，静电电荷仍会经过上述导电沟通流向源极区，并从源极区流出，以实现触发寄生三极管开启泄流。从而本申请能够在不改变静电保护器件结构所占面积的基础上，可以有效地降低了静电防护的开启电压，又提高其静电保护能力，也可以用于正常的电流输出电路使用。
附图说明
[0018]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1示出了本申请一实施例提供静电保护器件结构剖视结构示意图；
[0020]图2示出了本申请一实施例提供静电保护器件结构俯视结构示意图。
具体实施方式
[0021]下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
[0022]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0023]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0024]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0025]本申请中的半导体导电类型包括相反的第一导电类型和第二导电类型，即当第一导电类型为N型时，该第二导电类型为P型；当第一导电类型为P型时，该第二导电类型为N型。
[0026]N型半导体和P型半导体，是根据向半导体中掺入的类型不同的杂质而产生。其中，向半导体中掺入位于元素周期表第V族中的某种元素，例如砷或锑等施主杂质，即可以得到N型半导体；向半导体中掺入位于元素周期表中第Ⅲ族中的一种元素，例如硼或铟等受主杂
质，就可以得到P型半导体。
[0027]该N型半导体和P型半导体的导电性能是不同的。
[0028]图1示出了本申请一实施例提供静电保护器件结构剖视结构示意图，图2示出了本申请一实施例提供静电保护器件结构俯视结构示意图。
[0029]下面以第一导电类型为P型，第二导电类型为N型为例描述该静电保护器件结构。从图1和图2中可以看出，该静电保护器件结构包括：P型衬底210、P型阱区220、源极区230、漏极区240和多晶硅栅250。
[0030]所述P型衬底210的上层形成所述P型阱区220。
[0031]在该P型阱区220中，形成沿着横向间隔呈指状排布的源极区230和漏极区240，其中横向方向为图1中的X向。所述源极区230和漏极区240均为N型。
[0032]从图1中可以看出，该静电保护器件结构为横向对称结构，其漏极区240有两个，该两个漏极区240相连引出所述静电保护器件结构的静电输入端，各个所述源极区230分别引出所述静电保护器件结构的静电输出端，所述静电输出端接地。
[0033]从图1和图2中还可以看出，漏极区240中形成P型扩散区241，该P型扩散区241从漏极区240的上表面向下延伸，该P型扩散区241中不设引出端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电保护器件结构，其特征在于，所述静电保护器件结构包括：第一导电类型衬底，所述第一导电类型衬底的上层形成第一导电类型阱区；在所述第一导电类型阱区中，沿横向间隔排布的源极区和漏极区，所述源极区和漏极区均为第二导电类型；所有所述漏极区相连引出所述静电保护器件结构的静电输入端，各个所述源极区分别引出所述静电保护器件结构的静电输出端；插入所述漏极区中的第一导电类型扩散区，所述第一导电类型扩散区中不设引出端；多晶硅栅，所述多晶硅栅位于间隔相邻的所述源极区和所述漏极区之间的间隔区上。2.如权利要求1所述的静电保护器件结构，其特征在于，所述静电保护器件结构的最外侧为源极区。3.如权利要求1所述的静电保护器件结构，其特征在于，一个所述漏极区中形成多个第一导电类...

【专利技术属性】
技术研发人员：苏庆，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：