本公开提供能抑制栅电极的特性的变化的半导体装置以及半导体装置的制造方法。半导体装置具有：半导体层；绝缘膜，设于所述半导体层之上，形成有开口；栅电极，经由所述开口连接于所述半导体层；以及保护膜，覆盖所述栅电极，所述绝缘膜具有：所述半导体层侧的第一面；以及与所述第一面相反侧的第二面，所述栅电极具有：第三面，离开所述第二面并与所述第二面对置；以及第四面，将所述第二面与所述第三面相连，所述栅电极包含构成所述第三面和所述第四面的Ni膜，在所述第三面和所述第四面具有覆盖所述Ni膜的Ni氧化膜，所述保护膜从所述Ni氧化膜之上覆盖所述第三面和所述第四面。膜之上覆盖所述第三面和所述第四面。膜之上覆盖所述第三面和所述第四面。
【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法
[0001]本公开涉及半导体装置以及半导体装置的制造方法。
技术介绍
[0002]作为具备高电子迁移率晶体管(high electron mobility transistor：HEMT)的半导体装置，提出了具有栅电极的半导体装置，该栅电极具备基部和从基部向侧方伸出的檐部(专利文献1)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：美国专利第8741715号说明书
[0006]专利文献2：日本特开2013－207086号公报
[0007]专利文献3：日本特开2019－216188号公报
[0008]在以往的半导体装置中，栅电极的特性有时会发生变化。
技术实现思路
[0009]本公开的目的在于提供能抑制栅电极的特性的变化的半导体装置以及半导体装置的制造方法。
[0010]本公开的半导体装置具有：半导体层；绝缘膜，设于所述半导体层之上，形成有开口；栅电极，经由所述开口连接于所述半导体层；以及保护膜，覆盖所述栅电极，所述绝缘膜具有：所述半导体层侧的第一面；以及与所述第一面相反侧的第二面，所述栅电极具有：第三面，离开所述第二面并与所述第二面对置；以及第四面，将所述第二面与所述第三面相连，所述栅电极包含构成所述第三面和所述第四面的Ni膜，在所述第三面和所述第四面具有覆盖所述Ni膜的Ni氧化膜，所述保护膜从所述Ni氧化膜之上覆盖所述第三面和所述第四面。
[0011]专利技术效果
[0012]根据本公开，能抑制栅电极的特性的变化。
附图说明
[0013]图1是表示实施方式的半导体装置的概要的剖视图。
[0014]图2是表示实施方式的半导体装置中的栅电极及其周边的详情的剖视图。
[0015]图3是表示实施方式的半导体装置的制造方法的剖视图(其1)。
[0016]图4是表示实施方式的半导体装置的制造方法的剖视图(其2)。
[0017]图5是表示实施方式的半导体装置的制造方法的剖视图(其3)。
[0018]图6是表示实施方式的半导体装置的制造方法的剖视图(其4)。
[0019]图7是表示实施方式的半导体装置的制造方法的剖视图(其5)。
[0020]图8是表示实施方式的半导体装置的制造方法的剖视图(其6)。
[0021]图9是表示实施方式的半导体装置的制造方法的剖视图(其7)。
[0022]图10是表示实施方式的半导体装置的制造方法的剖视图(其8)。
[0023]图11是表示实施方式的半导体装置的制造方法的剖视图(其9)。
[0024]图12是表示实施方式的半导体装置的制造方法的剖视图(其10)。
[0025]图13是表示实施方式的半导体装置的制造方法的剖视图(其11)。
[0026]图14是表示实施方式的半导体装置的制造方法的剖视图(其12)。
[0027]图15是表示实施方式的半导体装置的制造方法的剖视图(其13)。
[0028]图16是表示实施方式的半导体装置的制造方法的剖视图(其14)。
[0029]附图标记说明
[0030]10：基板
[0031]12：电子渡越层
[0032]14：电子供给层
[0033]16：帽层
[0034]20：层叠结构
[0035]22：第一绝缘膜
[0036]22X：开口
[0037]24：第二绝缘膜
[0038]24X：开口
[0039]26：绝缘膜
[0040]26A：第一面
[0041]26B：第二面
[0042]31、32：开口
[0043]41：源电极
[0044]42：漏电极
[0045]43：栅电极
[0046]43A：第三面
[0047]43B：第四面
[0048]43S：基部
[0049]43T：檐部
[0050]46：空隙
[0051]51、52、53、54、55：电子束抗蚀剂
[0052]51X、52X、53X、54X、55X：开口
[0053]61、62：金属层
[0054]64：Ni膜
[0055]66：Au膜
[0056]68：Ni氧化膜
[0057]70：保护膜
[0058]100：半导体装置。
具体实施方式
[0059]以下，对用于实施的方式进行说明。
[0060][本公开的实施方式的说明][0061]首先，列举本公开的实施方案来进行说明。在以下的说明中，对相同或对应的要素标注相同的附图标记，对它们不反复进行相同的说明。
[0062]〔1〕本公开的一个方案的半导体装置具有：半导体层；绝缘膜，设于所述半导体层之上，形成有开口；栅电极，经由所述开口连接于所述半导体层；以及保护膜，覆盖所述栅电极，所述绝缘膜具有：所述半导体层侧的第一面；以及与所述第一面相反侧的第二面，所述栅电极具有：第三面，离开所述第二面并与所述第二面对置；以及第四面，将所述第二面与所述第三面相连，所述栅电极包含构成所述第三面和所述第四面的Ni膜，在所述第三面和所述第四面具有覆盖所述Ni膜的Ni氧化膜，所述保护膜从所述Ni氧化膜之上覆盖所述第三面和所述第四面。
[0063]在Ni膜露出于栅电极的表面并且Ni膜被通过化学气相沉积(chemical vapor deposition：CVD)法形成为保护膜的Si氮化膜覆盖的情况下，Ni会扩散至保护膜中，栅电极的特性有时会发生变化。此外，在Ni膜被通过原子层沉积(atomic layer deposition：ALD)法形成为保护膜的Al氧化膜覆盖的情况下，Ni会在保护膜与Ni膜的界面扩散，栅电极的特性有时会发生变化。相对于此，在本公开的一个方案的半导体装置中，在第三面和第四面，Ni膜被Ni氧化膜覆盖，保护膜从Ni氧化膜之上覆盖第三面和第四面。因此，能抑制Ni膜中的Ni的扩散，从而抑制栅电极的特性的变化。
[0064]〔2〕在〔1〕中，也可以是，在所述保护膜的覆盖所述第三面的部分与所述第二面之间存在空隙。在该情况下，易于减小栅电极与层叠结构之间的寄生电容。
[0065]〔3〕在〔1〕或〔2〕中，也可以是，所述保护膜包含Al氧化膜或Si氮化膜。在该情况下，易于保护栅电极免受来自外部的水分的侵入等。
[0066]〔4〕在〔1〕～〔3〕中，也可以是，所述Ni氧化膜的厚度为3nm以上。在该情况下，更易于抑制Ni膜中的Ni的扩散。
[0067]〔5〕在〔1〕～〔4〕中，也可以是，所述保护膜还覆盖所述绝缘膜。在该情况下，能更牢固地保护层叠结构。
[0068]〔6〕在〔1〕～〔5〕中，也可以是，所述Ni膜的与所述绝缘膜接触的部分的面积为所述Ni膜的与所述Ni氧化膜接触的部分的面积的0.10倍以下。在该情况下，更易于抑制本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，具有：半导体层；绝缘膜，设于所述半导体层之上，形成有开口；栅电极，经由所述开口连接于所述半导体层；以及保护膜，覆盖所述栅电极，所述绝缘膜具有：所述半导体层侧的第一面；以及与所述第一面相反侧的第二面，所述栅电极具有：第三面，离开所述第二面并与所述第二面对置；以及第四面，将所述第二面与所述第三面相连，所述栅电极包含构成所述第三面和所述第四面的Ni膜，在所述第三面和所述第四面具有覆盖所述Ni膜的Ni氧化膜，所述保护膜从所述Ni氧化膜之上覆盖所述第三面和所述第四面。2.根据权利要求1所述的半导体装置，其中，在所述保护膜的覆盖所述第三面的部分与所述第二面之间存在空隙。3.根据权利要求1或2所述的半导体装置，其中，所述保护膜包含Al氧化膜或Si氮化膜。4.根据权利要求1至3中任一项所述的半导体装置，其中，所述Ni氧化膜的厚度为3nm以上。5.根据权利要求1至4中任一项所述的半导体装置，其中，所述保护膜还覆盖所述绝缘膜。6.根据权利要求1至5中任一项所述的半导体装置，其中，所述Ni膜的与所述绝缘膜接触的部分的面积为所述Ni膜的与所述Ni氧化膜接触的部分的面积的0.10倍以下。7.一种半导体装置，具有：半导体层；绝缘膜，设于所述半导体层之上，形成有开口；栅电极，经由所述开口连接于所述半导体层...
【专利技术属性】
技术研发人员：吉田智洋，
申请(专利权)人：住友电工光电子器件创新株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。