一种半导体器件的外延结构及其制备方法、半导体器件技术

本发明专利技术公开了一种半导体器件的外延结构及其制备方法、半导体器件。其中，半导体器件的外延结构包括衬底，以及依次位于衬底一侧的背势垒层、沟道层和势垒层，势垒层与沟道层之间形成有二维电子气，背势垒层包括Al

【技术实现步骤摘要】
一种半导体器件的外延结构及其制备方法、半导体器件


[0001]本专利技术实施例涉及半导体
，尤其涉及一种半导体器件的外延结构及其制备方法、半导体器件。

技术介绍

[0002]半导体材料氮化镓(GaN)由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，氮化镓材料比硅(Si)和砷化镓(GaAs)更适合于制备高温、高频、高压和大功率器件，因此氮化镓基半导体器件具有很好的应用前景。
[0003]但现有的氮化镓基半导体器件中，二维电子气(Two Dimensional Electron Gas，2DEG)很容易向缓冲层泄露，造成缓冲层漏电，使得半导体器件容易被击穿而失效。

技术实现思路

[0004]本专利技术提供一种半导体器件的外延结构及其制备方法、半导体器件，以解决二维电子气容易向缓冲层泄露的问题，增加2DEG的限域能力，提高半导体器件的击穿电压。
[0005]第一方面，本专利技术实施例提供了一种半导体器件的外延结构，包括：
[0006]衬底；...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的外延结构，其特征在于，包括：衬底；依次位于所述衬底一侧的背势垒层、沟道层和势垒层，所述势垒层与所述沟道层之间形成有二维电子气；所述背势垒层包括Al
x
Ga1‑
x
N背势垒层，或者，所述背势垒层包括In
x
Ga1‑
x
N背势垒层。2.根据权利要求1所述的半导体器件的外延结构，其特征在于，所述背势垒层包括Al
x
Ga1‑
x
N背势垒层，所述背势垒层的铝组分沿第一方向不变或者逐渐降低；或者，所述背势垒层包括In
x
Ga1‑
x
N背势垒层，所述背势垒层的铟组分沿第一方向不变或者逐渐降低；其中，所述第一方向为所述衬底指向所述沟道层的方向。3.根据权利要求1所述的半导体器件的外延结构，其特征在于，所述背势垒层包括至少一层子背势垒层；靠近所述沟道层一侧的所述子背势垒层包括Al
p
Ga1‑
p
N子背势垒层，或者，靠近所述沟道层一侧的所述子背势垒层包括In
p
Ga1‑
p
N子背势垒层，其中，1％≤p≤10％。4.根据权利要求1所述的半导体器件的外延结构，其特征在于，所述背势垒层包括至少两层子背势垒层，所述子背势垒层包括第一子背势垒层和第二子背势垒层，所述第二子背势垒层位于所述第一子背势垒层远离所述衬底的一侧；所述第一子背势垒层包括Al
y
Ga1‑
y
N子背势垒层，所述第二子背势垒层包括Al
z
Ga1‑
z
N子背势垒层，或者，所述第一子背势垒层包括In
y
Ga1‑
y
N子背势垒层，所述第二子背势垒层包括In
z
Ga1‑
z
N子背势垒层，其中，0＜z＜y≤30％。5.根据权利要求4所述的半导体器件的外延结构，其特征在于，所述第一子背势垒层包括Al
y
Ga1‑
y
N子背势垒层，所述第二子背势垒层包括Al
z
Ga1‑
z
N子背势垒层，所述第一子背势垒层的铝组分沿第一方向不变或者逐渐降低，所述第二子背势垒层的铝组分沿第一方向不变或者逐渐降低；或者，所述第一子背势垒层包括In
y
Ga1‑
y
N子背势垒层，所述第二子背势垒层包括In
...

【专利技术属性】
技术研发人员：张晖，孔苏苏，李仕强，周文龙，谈科伟，杜小青，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：