一种用于提升线性度的GaNHEMT器件及其制备方法技术

本发明专利技术公开了一种用于提升线性度的GaN HEMT器件及其制备方法，器件包括：衬底层；GaN缓冲层，设置在所述衬底层上；背靠背势垒层，设置在所述GaN缓冲层上，所述背靠背势垒层中的Al组分自上而下由x递增到y、再由y递减到0；源电极和漏电极，所述源电极和所述漏电极的部分深度分别位于所述GaN缓冲层两端的内部；钝化层，所述钝化层设置在所述背靠背势垒层上；栅电极，所述栅电极设置在栅电极区域的所述背靠背势垒层上。本发明专利技术所提供的新型缓变势垒GaN HEMT器件该新型结构跨导平坦度较常规结构有明显改善，线性度得到提升。此外，较单一渐变Al组分势垒结构，该新型结构栅下电场的分布更加平坦。故这一结构兼顾了较好的频率特性、击穿特性和优良的线性度。特性和优良的线性度。特性和优良的线性度。

【技术实现步骤摘要】
一种用于提升线性度的GaN HEMT器件及其制备方法


[0001]本专利技术属于半导体器件
，本专利技术涉及一种用于提升线性度的GaN HEMT器件及其制备方法。

技术介绍

[0002]由于氮化镓(GaN)材料具有高迁移率、高电子饱和速度以及高击穿场强的特点，以AlGaN/GaN HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)为代表的GaN基器件近年来在高频大功率领域具有良好的发展前景。但随着器件工作频率的不断提升，栅长不断缩小，器件固有的非线性越发严重，其所导致的信号间的干扰将不利于GaN基HEMTs在毫米波频段的应用。
[0003]目前功率放大器的线性化技术包括电路级和器件级两种手段。电路级的线性化技术将不同偏置下的晶体管并联，使其跨导的高阶导数相互抵消来提高放大器的线性度。但多个电源偏置所带来的代价是功耗大、集成度底、复杂度高。相较之下，器件级的线性化技术从底层改善非线性的问题，减小了功耗，提高了集成度。
[0004]基于以上，人们一直探求新型的器件结构以提高常规AlGaN/GaN HEMT的线性度。2006年，T.Palacios等人提出AlGaN/GaN/AlGaN/GaN双沟道结构，利用两个沟道在不同栅压下开启带来的多阈值调制作用使跨导平坦化，同时双沟道器件源极电阻Rs受漏极电流的影响相比于单沟道器件有所减小，器件的最大振荡频率f
max
达到了40GHz，且10GHz频率下IMD(交调失真，intermodulation distortion)有2dBc的改善。之后研究人员提出采用纳米沟道结构，利用源极区域电流驱动能力大于栅下区域的特点，有效抑制源极电阻在大电流下的增加，器件栅压摆幅及平坦度有明显提升，8GHz频率下，较大输入功率时IMD有5dBc的改善。
[0005]综上，近年来器件级线性化技术得到了飞速发展，但由于新技术的引入又会导致诸如寄生电容增加、栅下电场分布恶化等问题，使得高线性GaN基HEMTs在毫米波大功率领域的应用受限，成为阻碍器件级线性化技术发展的瓶颈。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种用于提升线性度的GaN HEMT器件及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0007]一种用于提升线性度的GaN HEMT器件，所述GaN HEMT器件包括：
[0008]衬底层；
[0009]GaN缓冲层，所述缓冲层设置在所述衬底层上；
[0010]背靠背势垒层，所述背靠背势垒层设置在所述GaN缓冲层上，其中，所述背靠背势垒层中的Al组分自上而下由x递增到y、再由y递减到0；
[0011]源电极和漏电极，所述源电极和所述漏电极的部分深度分别位于所述GaN缓冲层两端的内部，且所述背靠背势垒层的侧壁与所述源电极、所述漏电极的侧壁相接触；
[0012]钝化层，所述钝化层设置在所述背靠背势垒层上，且所述钝化层的侧壁与所述源电极、所述漏电极的侧壁相接触，在所述钝化层具有暴露所述背靠背势垒层的栅电极区域；
[0013]栅电极，所述栅电极设置在栅电极区域的所述背靠背势垒层上。
[0014]在本专利技术的一个实施例中，所述衬底层包括蓝宝石、SiC、Si中的一种。
[0015]在本专利技术的一个实施例中，所述背靠背势垒层包括底部势垒层和顶部势垒层，所述底部势垒层设置在所述GaN缓冲层上，所述顶部势垒层设置在所述底部势垒层上，其中，所述顶部势垒层中的Al组分自上而下由x递增到y，所述底部势垒层中的Al组分自上而下由y递减到0。
[0016]在本专利技术的一个实施例中，x的取值范围为0.1～0.4，y的取值范围为0.5～0.8。
[0017]在本专利技术的一个实施例中，所述背靠背势垒层的厚度范围为5nm
‑
40nm。
[0018]在本专利技术的一个实施例中，所述顶部势垒层的厚度范围为2nm
‑
20nm，所述底部势垒层的厚度范围为3nm
‑
20nm。
[0019]在本专利技术的一个实施例中，所述背靠背势垒层包括AlGaN、InAlN中的一种。
[0020]在本专利技术的一个实施例中，所述钝化层包括SiN、SiO2、Al2O3中的一种。
[0021]在本专利技术的一个实施例中，所述栅电极与所述源电极之间的距离小于所述栅电极与所述漏电极之间的距离。
[0022]本专利技术一个实施例还提供一种用于提升线性度的GaN HEMT器件的制备方法，所述GaN HEMT器件的制备方法用于制备上述任一项所述的GaN HEMT器件，所述GaN HEMT器件的制备方法包括：
[0023]步骤一、选取衬底层；
[0024]步骤二、在所述衬底层上生长GaN缓冲层；
[0025]步骤三、在所述GaN缓冲层上生长背靠背势垒层，其中，所述背靠背势垒层中的Al组分自上而下由x递增到y、再由y递减到0；
[0026]步骤四、在所述背靠背势垒层上光刻源电极区域和漏电极区域，分别在所述源电极区域和所述漏电极区域制作源电极和漏电极，并利用退火工艺，使所述源电极和所述漏电极下沉至所述GaN缓冲层内，其中，所述源电极和所述漏电极分别位于所述GaN缓冲层的两端；
[0027]步骤五、在所述源电极、所述漏电极和所述背靠背势垒层上生长钝化层；
[0028]步骤六、在所述钝化层上光刻和刻蚀栅电极区域，在所述栅电极区域内制作栅电极；
[0029]步骤七、在金属互联开孔区的所述源电极和所述漏电极以及未开孔刻蚀的所述钝化层上光刻金属互联区域，以在所述金属互联区域蒸发形成金属互连层。
[0030]本专利技术的有益效果：
[0031]本专利技术所提供的新型缓变势垒GaN HEMT器件该新型结构跨导平坦度较常规结构有明显改善，线性度得到提升。此外，较单一渐变Al组分势垒结构，该新型结构栅下电场的分布更加平坦。故这一结构兼顾了较好的频率特性、击穿特性和优良的线性度。
[0032]本专利技术所提供的新型缓变势垒GaN HEMT器件，载流子呈准三维分布，具有一定的分布厚度，且主要位于势垒层的内部，沟道到栅的距离减小，器件的纵横比提高，频率特性提高。同时，有希望推动GaN基HEMT在高频大功率领域的应用。
[0033]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0034]图1为本专利技术实施例提供的一种用于提升线性度的GaN HEMT器件的结构示意图；
[0035]图2为本专利技术实施例提供的一种外延生长势垒层时，层内Al组分随势垒厚度的变化的示意图；
[0036]图3为本专利技术实施例提供的一种常规GaN HEMT和本专利技术的新型缓变势垒GaN HEMT的载流子分布图；
[0037]图4为本专利技术实施例提供的常规GaN HEMT和本专利技术的新型缓变势垒GaN HEMT的转移特性曲线图；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于提升线性度的GaN HEMT器件，其特征在于，所述GaN HEMT器件包括：衬底层；GaN缓冲层，所述缓冲层设置在所述衬底层上；背靠背势垒层，所述背靠背势垒层设置在所述GaN缓冲层上，其中，所述背靠背势垒层中的Al组分自上而下由x递增到y、再由y递减到0；源电极和漏电极，所述源电极和所述漏电极的部分深度分别位于所述GaN缓冲层两端的内部，且所述背靠背势垒层的侧壁与所述源电极、所述漏电极的侧壁相接触；钝化层，所述钝化层设置在所述背靠背势垒层上，且所述钝化层的侧壁与所述源电极、所述漏电极的侧壁相接触，在所述钝化层具有暴露所述背靠背势垒层的栅电极区域；栅电极，所述栅电极设置在栅电极区域的所述背靠背势垒层上。2.根据权利要求1所述的用于提升线性度的GaN HEMT器件，其特征在于，所述衬底层包括蓝宝石、SiC、Si中的一种。3.根据权利要求1所述的用于提升线性度的GaN HEMT器件，其特征在于，所述背靠背势垒层包括底部势垒层和顶部势垒层，所述底部势垒层设置在所述GaN缓冲层上，所述顶部势垒层设置在所述底部势垒层上，其中，所述顶部势垒层中的Al组分自上而下由x递增到y，所述底部势垒层中的Al组分自上而下由y递减到0。4.根据权利要求3所述的用于提升线性度的GaN HEMT器件，其特征在于，x的取值范围为0.1～0.4，y的取值范围为0.5～0.8。5.根据权利要求4所述的用于提升线性度的GaN HEMT器件，其特征在于，所述背靠背势垒层的厚度范围为5nm
‑
40nm。6.根据权利要求5所述的用于提升线性度的GaN HEMT器件，其特征在于，所述顶部势垒层的厚度范围为2nm

【专利技术属性】
技术研发人员：宓珉瀚，马晓华，杜翔，王鹏飞，周雨威，安思瑞，龚灿，张濛，朱青，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：