用于闪存错误码纠正的方法和设备技术

本公开的实施例提供了用于闪存错误码纠正的方法和设备。本公开的实施例提供了一种控制器分级解码架构。例如，多个解码器层级可随着具有局部性的码的层级(例如，层级的较大码长度可由来自较低层级的局部码组成)的使用而被实施。分级纠错码(ECC)解码包括多个层级，诸如第一层级、第二层级和根据需要的附加层级。第一层级可包括低复杂度ECC引擎，每个低复杂度ECC引擎连接到NAND通道以计算低码长度的局部码。第二层级可包括较高复杂度ECC引擎，较高复杂度ECC引擎可共享若干NAND通道以使用相对较大的码长度来纠正纰误数据(例如，并且第二层级的较高复杂度ECC引擎可使用更复杂的解码算法来执行解码操作)。较大的码长度可由来自先前层级的局部码组成。先前层级的局部码组成。先前层级的局部码组成。

【技术实现步骤摘要】
用于闪存错误码纠正的方法和设备


[0001]下文总体上涉及存储器装置，更具体地，涉及闪存错误码纠正。

技术介绍

[0002]存储器装置是用于存储数据的常用电子组件。NAND(与非)闪存装置允许在每个存储器单元中存储若干位的数据，从而提供制造成本和性能的改善。存储多个位的数据的存储器单元可称为多层存储器单元。多层存储器单元将存储器单元的阈值电压范围划分成若干电压状态，写入到存储器单元的数据值使用存储器单元电压电平被提取。
[0003]在一些情况下，数据可在编程到存储器装置之前被编码，以提供纠正读取错误的能力。然而，许多解码器假设加性白高斯噪声(additive white Gaussian noise，AWGN)模型，但由闪存存储器单元引入的噪声可与AWGN模型不一致。此外，基于极化解码方案进行解码可是计算密集的。例如，VNAND装置(例如，经由NAND装置的竖直堆叠)增加层数并增加NAND上的按单元的位调制(bits per
‑
cells modulation)。这可导致NAND信噪比(SNR)的降低并且需要较强的纠错机制。因此，在本领域中需要用于对存储在存储器装置中的信息进行解码的改善的系统和方法。

技术实现思路

[0004]描述了一种用于分级错误码纠正的方法、设备、非暂时性计算机可读介质和系统。所述方法、设备、非暂时性计算机可读介质和系统的实施例被配置为：从存储器装置的第一位置读取第一码字；使用第一解码器对第一码字执行第一解码处理；确定第一码字不能进行第一解码处理；基于确定第一码字不能进行第一解码处理，将第一码字和第二码字组合以形成第一组合码字；以及使用第二解码器对第一组合码字执行第二解码处理。
[0005]描述了一种用于分级错误码纠正的方法、设备、非暂时性计算机可读介质和系统。所述方法、设备、非暂时性计算机可读介质和系统的实施例被配置为：接收用于存储在存储器装置中的数据；基于内编码方案和外编码方案生成组合码字，其中，组合码字的第一部分和组合码字的第二部分使用内编码方案被单独编码并且使用外编码方案被联合编码；以及将组合码字的第一部分存储在存储器装置的第一位置处，并且将组合码字的第二部分存储在存储器装置的第二位置处。
[0006]描述了一种用于分级错误码纠正的设备、系统和方法。所述设备、系统和方法的实施例被配置为：存储器装置；第一解码器，被配置为对从存储器装置读取的第一码字执行第一解码处理；以及第二解码器，被配置为当第一码字不能进行第一解码处理时对第一组合码字执行第二解码处理，第一组合码字包括从存储器装置读取的第一码字和第二码字。
附图说明
[0007]通过参照附图详细描述本专利技术构思的实施例，本专利技术构思的特征将变得更加清楚。
[0008]图1是示出根据专利技术构思的实施例的包括存储器系统的数据处理系统的实施方式的框图。
[0009]图2是示出根据专利技术构思的实施例的图1的存储器系统的框图。
[0010]图3是根据专利技术构思的实施例的图1的非易失性存储器装置的详细框图。
[0011]图4是根据专利技术构思的实施例的图2的存储器单元阵列的框图。
[0012]图5是根据专利技术构思的实施例的图4的存储器单元阵列的存储器块的电路图。
[0013]图6示出根据专利技术构思的实施例的编码器的示例。
[0014]图7示出根据本公开的方面的纠错码(ECC)编码方案的示例。
[0015]图8示出根据本公开的方面的用于分级错误码纠正的处理的示例。
[0016]图9示出根据本公开的方面的存储器系统的示例。
[0017]图10示出根据本公开的方面的解码器的示例。
[0018]图11和图12示出根据本公开的方面的用于分级错误码纠正的处理的示例。
[0019]图13示出根据本公开的方面的第一解码层级的示例。
[0020]图14示出根据本公开的方面的第二解码层级的示例。
[0021]图15示出根据本公开的方面的第三解码层级的示例。
具体实施方式
[0022]本公开描述了用于纠错的系统和方法，更具体地，描述了用于使用分级编码技术(hierarchical coding technique)在存储器装置中对码字进行编码和解码的系统和方法。
[0023]NAND编程是基于将电压施加到存储器单元的复杂处理。然而，单元电压可受到诸如当前电压电平、脉冲功率和单元间干扰的变量的影响。单元电压也可受到抑制的单元破坏(inhibited cell disruption)、字线(WL)间耦合和单元保留时间的影响。另外，写入NAND装置的结果是随机的。例如，数据也可是有噪声的，导致观察上的问题。
[0024]解码器是用于将二进制信息从编码的输入转换成唯一的输出的逻辑电路。可使用多个输入和多个输出。通道编码(channel coding)对数据流执行编码操作和解码操作，以纠正诸如干扰或噪声的通信错误。在发送装置处使用第一组操作对第一数据流执行通道编码，并且在接收装置处使用第二组操作对第二数据流执行通道编码。通道编码可以基于块码或卷积码。
[0025]极化编码(polar coding)是通道编码的子集。极化编码是一种块码方法，其中，数据和位的块具有设定大小。在发送器和接收器处执行对块的操纵。称为通道组合(Channel Combining)和通道分离(Channel Splitting)的操作被执行。首先，通道组合将符号的组合分配和/或映射到通道。然后，通道分离执行转换操作，将符号组合转换成解码器中使用的时域向量。解码操作与编码操作一起估计时域位流。这在接收器处将位的块和通道转换成极化的位流。极化码已被证明实现了用于加性白高斯噪声(AWGN)通道的能力，并且使用具有循环冗余校验(CRC)的连续消除列表(Successive Cancelation List，SCL)解码器实现了与用于有限长度码(finite length code)的低密度奇偶校验码(LDPC)相当的性能。因为每个位被连续解码，所以SCL解码器具有高延迟。
[0026]在固态驱动器(SSD)装置中，闪存控制器并联连接到若干NAND通道以实现高数据
吞吐量。存储器控制器包括信号处理和纠错码(ECC)引擎，信号处理和纠错码(ECC)引擎对来自NAND的数据进行解码并可靠地取得存储的数据。一些硬件架构可通过应用从NAND的快速读取以及快速解码技术来最大化存储器系统的吞吐量。另外，硬件架构可在例如数据保留时间和数据纰误(corruption)中执行纠正方法。VNAND(例如，经由NAND装置的竖直堆叠)增加了NAND上的层数和较高的每单元的位调制。这可导致NAND信噪比(SNR)的降低并且需要较强的纠错机制。可使用诸如解码算法的一些方法来改善可纠正性，以增加码字长度。然而，一些方法降低SSD性能(例如，降低每秒输入/输出操作(IOPS))，并且可使用更复杂的硬件。
[0027]本公开的实施例提供了一种控制器分级解码本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于闪存错误码纠正的方法，包括：从存储器装置的第一位置读取第一码字；使用第一解码器对第一码字执行第一解码处理；确定第一码字不能进行第一解码处理；基于确定第一码字不能进行第一解码处理，将第一码字和第二码字组合以形成第一组合码字；以及使用第二解码器对第一组合码字执行第二解码处理。2.根据权利要求1所述的方法，还包括：确定第一组合码字不能进行第二解码处理；将第三码字和第四码字组合以形成第二组合码字；将第一组合码字和第二组合码字组合以形成第三组合码字；以及使用第三解码器对第三组合码字执行第三解码处理。3.根据权利要求1所述的方法，其中，存储器装置包括NAND存储器装置。4.根据权利要求1所述的方法，其中，第一码字和第二码字从存储器装置的相同的字线被读取。5.根据权利要求4所述的方法，其中，第一码字和第二码字从存储器装置的相同的页被读取。6.根据权利要求1所述的方法，其中，第一解码处理基于第一算法被执行，第二解码处理基于第二算法被执行，第二解码处理具有比第一算法的复杂度高的复杂度。7.根据权利要求1所述的方法，其中，第一解码处理基于包括内极化码和外里德
‑
所罗门码的广义级联码。8.根据权利要求1所述的方法，其中，第一解码处理基于包括内Bose
–
Chaudhuri
–
Hocquenghem码和外里德
‑
所罗门码的广义张量积码。9.根据权利要求1所述的方法，其中，第一码字包括用于第一解码处理的第一纠错位和用于第二解码处理的第二纠错位。10.根据权利要求9所述的方法，其中，第二码字包括用于第二解码处理的第三纠错位。11.根据权利要求1至权利要求10中的任意一项所述的方法，还包括：使用第一编码处理将第一数据和第二数据单独进行编码；以及使用第二编码处理将第一数据和第二数据一起进行编码，其中，第一码字对应于第一数据，并且第二码字对应于第二数据。12.根据权利要求1所述的方法，还包括：将第一码字和第二码字与第三码字和第四码字组合以形成第三组合码字；以及使用第三解码器对第三组合码字执行第三解码处理。...

【专利技术属性】
技术研发人员：阿密特，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：