【技术实现步骤摘要】
【国外来华专利技术】用于错误校正的设备、系统和方法
[0001]相关申请的交叉参考
[0002]本申请要求2020年1月21日申请的第16/748,554号美国专利申请的权益，所述美国专利申请要求2019年12月31日申请的第62/955,869号美国临时申请的更早申请日的在35U.S.C.
§
119下的权益，所述申请的全部内容出于任何目的以全文引用的方式并入本文中。
技术介绍
[0003]本公开大体上涉及半导体装置，例如半导体存储器装置。半导体存储器装置可包含用以存储信息的若干存储器单元。所存储的信息可被编码为二进制数据，且每一存储器单元可存储单个信息位。信息在存储器单元中可能由于多种不同错误而衰减或改变，所述错误可能导致从存储器装置读出一或多个不正确信息位(例如，具有原先写入的位的不同状态的位)。
[0004]可存在可用于确保从存储器读出的信息的高保真度的许多应用。存储器装置可包含错误校正电路，所述错误校正电路可用以确定与写入存储器单元中的数据相比从存储器单元读出的信息是否含有任何错误，且可校正发现的错误。
专利技术...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：存储器组，其包括多个数字线，所述多个数字线各自配置成提供沿着经激活字线存储的多个信息位中的一者；第一错误校正码(ECC)电路，其配置成接收与所述多个数字线中奇数编号的数字线相关联的所述多个信息位的子集；以及第二ECC电路，其配置成接收与所述多个数字线中偶数编号的数字线相关联的所述多个信息位的子集。2.根据权利要求1所述的设备，其中所述多个信息位包括多个数据位和多个奇偶校验位。3.根据权利要求2所述的设备，其中所述第一ECC电路配置成接收所述多个数据位的第一部分和所述多个奇偶校验位的第一部分，且其中所述第二ECC电路配置成接收所述多个数据位的第二部分和所述多个奇偶校验位的第二部分。4.根据权利要求3所述的设备，其中所述第一ECC电路配置成基于所述多个奇偶校验位的所述第一部分定位并校正所述多个数据位的所述第一部分中的错误，且其中所述第二ECC电路配置成基于所述多个奇偶校验位的所述第二部分定位并校正所述多个数据位的所述第二部分中的错误。5.根据权利要求1所述的设备，其中所述存储器组包括第一部分和第二部分，且其中所述第一ECC电路和所述第二ECC电路各自耦合到所述第一部分和所述第二部分中的所述多个数字线中的数字线。6.根据权利要求5所述的设备，其进一步包括安置于所述存储器组的所述第一部分与所述第二部分之间的行解码器。7.根据权利要求1所述的设备，其中所述第一ECC电路进一步配置成将包含数据位和基于所述数据位的奇偶校验位的多个位提供到所述多个数字线中所述奇数编号的数字线，作为对所述字线进行的写入操作的部分，且其中所述第二ECC电路进一步配置成将包含数据位和基于所述数据位的奇偶校验位的多个位提供到所述多个数字线中所述偶数编号的数字线，作为对所述字线进行的写入操作的部分。8.一种设备，其包括：字线；第一存储器单元，其沿着所述字线安置；第二存储器单元，其沿着所述字线安置，其中所述第二存储器单元邻近于所述第一存储器单元；第一错误校正码(ECC)电路，其耦合到所述第一存储器单元；以及第二ECC电路，其耦合到所述第二存储器单元。9.根据权利要求8所述的设备，其进一步包括：第一数字线，其耦合到所述第一ECC电路，其中所述第一存储器单元安置于所述字线与所述第一数字线的相交处；以及第二数字线，其耦合到所述第二ECC电路，其中所述第二存储器单元安置于所述字线与所述第二数字线的相交处。10.根据权利要求8所述的设备，其进一步包括：
第一主输入/输出线，其将所述第一存储器单元耦合到所述第一ECC电路；以及第二主输入/输出线，其将所述第二存储器单元耦合到所述第二ECC电路。11.根据权利要求8所述的设备，其中所述第一存储器单元存储第一数据位且所述第二存储器单元存储第二数据位，且其中所述第一ECC电路...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。