半导体存储装置及错误检测校正方法制造方法及图纸

本发明专利技术提供一种半导体存储装置及错误检测校正方法，实现错误检测校正能力与写入或读出的性能的并存。本发明专利技术的闪速存储器的错误检测校正方法包括：设定步骤，设定用于选择进行1位的错误检测校正的第一错误检测校正功能或进行多位的错误检测校正的第二错误检测校正功能的选择信息；以及执行步骤，在读出动作或写入动作时，基于所设定的选择信息来执行第一错误检测校正功能或第二错误检测校正功能。错误检测校正功能或第二错误检测校正功能。错误检测校正功能或第二错误检测校正功能。

【技术实现步骤摘要】
半导体存储装置及错误检测校正方法


[0001]本专利技术涉及一种与非(NAND)型闪速存储器的半导体存储装置及错误检测校正方法，尤其涉及一种错误检测校正功能的切换。

技术介绍

[0002]在NAND型的闪速存储器中，由于反复进行数据的编程或擦除引起位错误。作为此种位错误的对策，在闪速存储器搭载有错误检测校正电路(以下称为ECC(Error Correcting Code)电路)(例如专利文献：日本专利6744950号公报、日本专利6744951号公报)。
[0003]在图1中示出以往的搭载有芯片上ECC功能的NAND型闪速存储器的概略结构。闪速存储器10包括：存储单元阵列20、页缓冲器/感测电路30、ECC电路40、以及输入输出电路50。ECC电路40包括：传输电路42、ECC核心44、错误寄存器46及写入电路48。
[0004]在读出动作中，将从存储单元阵列20的选择页读出的数据保持在页缓冲器/感测电路30，并将保持在页缓冲器/感测电路30的数据经由传输电路42而传输至ECC核心44。ECC核心44对所传输的数据进行ECC运算本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种错误检测校正方法，其为半导体存储装置的错误检测校正方法，包括：设定步骤，设定用于选择进行m位的错误检测校正的第一错误检测校正功能或进行n位的错误检测校正的第二错误检测校正功能的选择信息，m、n为自然数，m小于n；以及执行步骤，在读出动作或写入动作时，基于所述选择信息来执行所述第一错误检测校正功能或所述第二错误检测校正功能。2.根据权利要求1所述的错误检测校正方法，其中，所述设定步骤能够通过指令从外部变更所述选择信息。3.根据权利要求1所述的错误检测校正方法，其中，所述选择信息规定用于选择所述第一错误检测校正功能的存储单元阵列的第一地址空间及用于选择所述第二错误检测校正功能的存储单元阵列的第二地址空间，所述执行步骤基于与读出动作或写入动作的地址对应的所述第一地址空间或所述第二地址空间，来执行所述第一错误检测校正功能或所述第二错误检测校正功能。4.根据权利要求1所述的错误检测校正方法，其中，所述错误检测校正方法还包括转换步骤，所述转换步骤在切换从所述第一错误检测校正功能向所述第二错误检测校正功能的动作时，将写入至存储单元阵列的与所述第一错误检测校正功能相关的第一数据转换为与所述第二错误检测校正功能相关的第二数据。5.根据权利要求4所述的错误检测校正方法，其中，所述转换步骤从所述存储单元阵列将所述第一数据读出至页缓冲器/感测电路，使所述第二错误检测校正功能运行而将所读出的所述第一数据转换为所述第二数据，并将经转换的所述第二数据写入至所述存储单元阵列的原始位置。6.根据权利要求1所述的错误检测校正方法，其中，所述第一错误检测校正功能是利用汉明码进行1位的错误检测校正，所述第二错误检测校正功能是利用博斯
‑
查德胡里
‑
霍昆格姆码进行2位、4位或8位的错误检测校正。7.根据权利要求1所述的错误检测校正方法，其中...

【专利技术属性】
技术研发人员：葛西央伦，金子二四三，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：