竖直存取线多路复用器制造技术

本申请涉及一种竖直存取线多路复用器。一种存取线多路复用器可在存储器单元的竖直堆叠层下形成。所述多路复用器可包含耦合到竖直存取线、耦合到水平存取线且耦合到第二晶体管的第一晶体管。所述第二晶体管可耦合到电源。所述晶体管可为n型金属氧化物半导体晶体管。所述晶体管可为n型金属氧化物半导体晶体管。所述晶体管可为n型金属氧化物半导体晶体管。

【技术实现步骤摘要】
竖直存取线多路复用器


[0001]本公开大体上涉及存储器装置，且更明确地说，涉及竖直存取线多路复用器。

技术介绍

[0002]存储器通常实施于例如计算机、手机、手持式装置等等的电子系统中。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未供电时保持所存储数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、氮化物只读存储器(NROM)、相变存储器(例如相变随机存取存储器)、电阻式存储器(例如电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)等。
[0003]随着设计规则缩减，可用于制造包含DRAM阵列的存储器的半导体空间越来越少。用于DRAM的相应存储器单元可包含具有通过沟道区分隔开的第一源极/漏极区和第二源极/漏极区的存取装置(例如，晶体管)。栅极可与沟道区相对且由栅极介电与沟道区分隔开。本领域中有时称为字线的存取线电连接到DRAM单元的栅极。DRAM单元可包含例如电容器单元的存储节点，其通过存取装置耦合到感测线，所述感测线在本领域中有时称为数字线。存取装置可通过耦合到存取晶体管的存取线激活(例如用以选择单元)。电容器可存储对应于相应单元的数据值(例如逻辑“1”或“0”)的电荷。

技术实现思路

[0004]在一方面，本申请提供一种设备，其包括：存取线多路复用器，其形成于存储器单元的多个竖直堆叠层下，所述多路复用器包括：第一n型金属氧化物半导体(nMOS)晶体管的第一端子，其耦合到竖直存取线且耦合到第二nMOS晶体管的第一端子；所述第一nMOS晶体管的第二端子，其耦合到水平存取线；及所述第二nMOS晶体管的第二端子，其耦合到负电源。
[0005]在另一方面，本申请进一步提供一种存储器装置，其包括：存储器单元的阵列，其包括：存储器单元的多个竖直堆叠层；多个竖直存取线，其耦合到所述多个层；及相应多个水平感测线，其耦合到所述多个层中的每一者；及阵列下半导体电路，其包括多个多路复用器，其中每一多路复用器包括：第一晶体管的第一端子，其耦合到相应竖直存取线且耦合到第二晶体管的第一端子；所述第一晶体管的第二端子，其耦合到水平存取线；及所述第二晶体管的第二端子，其耦合到负电源。
[0006]在又一方面，本申请进一步提供一种感测阵列中的存储器单元的方法，其包括：在物理地耦合到存储器单元的多个竖直堆叠层中的每一者且耦合到水平存取线的多个竖直存取线当中：经由在阵列下半导体电路中的特定多路复用器将所述多个竖直存取线中的特定竖直存取线电耦合到所述水平存取线，其中第一竖直存取线耦合到所述存储器单元；经由在所述阵列下半导体电路中的相应其它多路复用器将所述多个竖直存取线中的其余竖
直存取线与所述水平存取线电解耦；激活耦合到所述存储器单元的水平感测线；及经由阶梯连接用耦合到所述水平感测线的感测放大器感测所述存储器单元，其中所述感测放大器水平邻近于存储器单元的所述多个竖直堆叠层。
附图说明
[0007]图1为根据本公开的数个实施例的竖直三维(3D)存储器的一部分的示意性图示。
[0008]图2为说明根据本公开的数个实施例的竖直3D存储器的一部分的透视图。
[0009]图3为更详细地说明图2中所说明的竖直3D存储器的一部分的透视图。
[0010]图4为根据本公开的数个实施例的竖直3D存储器的一部分的透视示意性图示。
[0011]图5A为根据本公开的数个实施例的3D存储器的一部分的第一平面视图。
[0012]图5B为根据本公开的数个实施例的3D存储器的一部分的第二平面视图。
[0013]图5C为根据本公开的数个实施例的3D存储器的一部分的第三平面视图。
[0014]图6A为根据本公开的数个实施例的竖直存取线多路复用器的示意性图示。
[0015]图6B为根据本公开的数个实施例的用于操作竖直存取线多路复用器的时序图。
[0016]图7为根据本公开的数个实施例的呈包含存储器装置的计算机系统形式的设备的框图。
具体实施方式
[0017]本公开的实施例描述用于半导体装置的竖直存取线多路复用器。根据本公开的数个实施例的竖直三维(3D)存储器(例如，3D
‑
DRAM)可包含由存储器单元的竖直堆叠层组成的存储器单元阵列。经由延行通过存储器单元层的竖直存取线和在存储器单元的相应层内延行的水平感测线来控制和/或存取存储器单元。水平感测线可经由相应感测放大器与层中的水平感测线之间的阶梯连接耦合到数个感测放大器。竖直存取线的子集可耦合到阵列下的相应水平存取线。水平存取线可耦合到阵列外部的相应存取线驱动器，进而经由相应水平存取线向竖直存取线的子集提供电力。竖直存取线的子集可各自经由相应多路复用器耦合到相应水平存取线，所述相应多路复用器允许针对读取和写入操作以及其它操作来激活和/或去激活个别竖直存取线。
[0018]本公开的实施例通过不需要个别存取线驱动器或存取线驱动器与存取线(竖直存取线)之间的个别连接来提供3D存储器的简化制造。在至少一个实施例中，多路复用器可由形成为阵列下半导体电路的n型金属氧化物半导体(nMOS)晶体管组成。与nMOS相比，阵列下互补金属氧化物半导体(cMOS)(CuA)电路包含n型晶体管和p型晶体管两者，且难以制造，尤其是在3D存储器中的阵列下的可用空间约束内。在多路复用器中使用nMOS晶体管使其制造过程友好。
[0019]如本文所使用，除非上下文另外明确规定，否则单数形式“一(a/an)”和“所述(the)”包含单个和多个指示物。此外，贯穿本申请以许可的意义(即，有可能、能够)，而非以强制性的意义(即，必须)使用单词“可”。术语“包含”和其派生词意味“包含但不限于”。术语“耦合”意指直接或间接连接。
[0020]本文中的图遵循编号惯例，其中前一或多个数字对应于附图编号，且其余数字标识附图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。举例
来说，108可表示图1中的元件“08”，且类似元件可表示为图3中的308。可使用连字符和额外数字或字母来参考图内的类似元件。通常可在无连字符和额外数字或字母的情况下参考此类类似元件。举例来说，图1中的元件103
‑
1、103
‑
2、103
‑
A可以统称为103。如本文所使用，指定符“A”、“H”、“M”、“N”、“S”及“T”尤其关于图式中的参考标号指示可包含数个如此指定的特定特征。如将了解，可添加、交换和/或去除本文中的各个实施例中展示的元件，以便提供本公开的数个额外实施例。另外，如应了解，图中提供的元件的比例和相对标度意图说明本专利技术的某些实施例，且不应以限制性意义理解。
[0021]图1为根据本公开的数个实施例的竖直3D存储器的一部分的示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存取线多路复用器(439、539、639)，其形成于存储器单元(107、407、507)的多个竖直堆叠层(221、421、521)下，所述多路复用器包括：第一n型金属氧化物半导体nMOS晶体管(649
‑
1)的第一端子(623
‑
1)，其耦合到竖直存取线(103、203、303、403、503、603)且耦合到第二nMOS晶体管(649
‑
2)的第一端子(623
‑
2)；所述第一nMOS晶体管(649
‑
1)的第二端子(625
‑
1)，其耦合到水平存取线(437、537、637)；及所述第二nMOS晶体管(649
‑
2)的第二端子(625
‑
2)，其耦合到负电源(647)。2.根据权利要求1所述的设备，其中所述竖直存取线耦合到所述竖直堆叠层中的多个存储器单元的多个栅极(651)；其中所述水平存取线经由多个额外多路复用器耦合到多个额外竖直存取线；且其中所述设备进一步包括控制电路(765)，所述控制电路经配置以同时进行以下操作：使所述多路复用器将所述竖直存取线电耦合到所述水平存取线；及使所述多个额外多路复用器电将所述多个额外竖直存取线与所述水平存取线电解耦。3.根据权利要求2所述的设备，其中所述控制电路进一步经配置以同时激活耦合到特定层中的特定存储器单元的水平感测线(105、205、305、405、505)，其中所述特定存储器单元还耦合到所述竖直存取线。4.一种存储器装置(763)，其包括：存储器单元(107、407、507)的阵列(773)，其包括：存储器单元的多个竖直堆叠层(221、421、521)；多个竖直存取线(103、203、303、403、503、603)，其耦合到所述多个层；及相应多个水平感测线(105、205、305、405、505)，其耦合到所述多个层中的每一者；及阵列下半导体电路，其包括多个多路复用器(439、539、639)，其中每一多路复用器包括：第一晶体管(649
‑
1)的第一端子(623
‑
1)，其耦合到相应竖直存取线(603)且耦合到第二晶体管(649
‑
2)的第一端子(623
‑
2)；所述第一晶体管(649
‑
1)的第二端子(625
‑
1)，其耦合到水平存取线(437、537、637)；及所述第二晶体管(649
‑
2)的第二端子(625
‑
2)，其耦合到负电源(647)。5.根据权利要求4所述的存储器装置，其中每一多路复用器经配置以使得所述第一晶体管的去激活和所述第二晶体管的激活使所述相应竖直存取线电耦合到所述负电源。6.根据权利要求5所述的存储器装置，其中每一多路复用器经配置以使得第一晶体管的激活和所述第二晶体管的去激活使所述相应竖直存取线电耦合到所述水平存取线。7.根据权利要求4至6中任一权利要求所述的存储器装置，其中所述第一晶体管包括n型金属氧化物半导体nMOS晶体管；且其中所述第二晶体管包括nMOS晶体管。8.根据权利要求4至6中任一权利要求所述的存储器装置，其中所述第一晶体管的栅极(651
‑
1)耦合到控制电路，所述控制电路经配置以在特定时间将以下中的任一者施加到所述栅极：负电源电压；
正电源电压；及正电源电压加所述第一晶体管的阈值电压。9.根据权利要求4至6中任一权利要求所述的存储器装置，其中所述...

【专利技术属性】
技术研发人员：何源，B，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：