半导体存储装置及其动作方法制造方法及图纸

本发明专利技术实施例提供可以得知开机动作时设定信息的读取是否正确完成的半导体存储装置及其动作方法。本发明专利技术提供的半导体存储装置及其动作方法，在检测到电源电压达到开机检测电平时，进行熔丝存储器的读取，判定熔丝存储器的读取是否正确完成，判定未正确完成时，在最大读取次数的范围内重新进行熔丝存储器的读取，并将从熔丝存储器读取出来的设定信息写入至CF暂存器。更进一步地，将识别对熔丝存储器的读取是否正确完成的识别数据储存于暂存器。的读取是否正确完成的识别数据储存于暂存器。的读取是否正确完成的识别数据储存于暂存器。

【技术实现步骤摘要】
半导体存储装置及其动作方法


[0001]本专利技术涉及快闪存储器等半导体存储装置及其动作方法，特别涉及半导体存储装置于电源输入时的开机动作。

技术介绍

[0002]NAND型快闪存储器为了储存用于设定读取、编程、抹除等动作电压、时序、内部电压等参数(以下将关于设定此类动作的信息，称为设定信息)，而使用熔丝存储器。例如是在存储单元阵列内设有无法被使用者存取的熔丝存储器区域。快闪存储器在电源输入时，会读取储存于熔丝存储器的设定信息作为开机动作，并将设定信息写入到暂存器中(以下，将此类储存设定信息的暂存器，称为便利组态(CF)暂存器)。开机动作后，控制器可根据储存于CF暂存器的设定信息控制各种动作。

技术实现思路

[0003]图1为说明将电源输入快闪存储器时的开机动作的图示。作为一示例，设定从外部供给的电源电压VCC为3.0V，内部电路的动作保证电压为2.7～3.3V，开机检测电平为2.2V。在电源输入后的时刻t1，电源电压VCC上升至开机检测电平，控制器回应开机检测，从熔丝存储器读取设定信息，并将读出的设定信息写入到CF暂存器中。之后，在时刻t2时，电源电压VCC上升到动作保证电压，于是可以开始通常动作。
[0004]在开机动作中，由于对熔丝存储器的读取是在电源电压上升至动作保证电压前就执行，因此在从熔丝存储器读取设定信息时，可能会因为是以较低的电压电平进行，使得对熔丝存储器的读取变得不稳定。若使用者侧的电力供给能力不足，对熔丝存储器的读取会因为电源电压的变动或杂讯而无法正确进行，进而使得写入至CF暂存器的设定信息发生错误。因此，为了提升可靠度，会判定熔丝存储器的读取是否正确完成，在没有正确完成的情况下，会重新进行熔丝存储器的读取。
[0005]图2为显示现有技术中的开机动作时的熔丝存储器的读取动作的流程图。电源电压VCC达到开机检测电平时，即检测到开机(S100)，内部的控制器进行熔丝存储器的读取(S110)。熔丝存储器在特定的地址存储设定信息等特征数据，这些信息可以被读取。
[0006]控制器检查特征数据是否正确(S120)。举例而言，特征数据是如“AAh”或“55h”的“0”与“1”的数据型态。若特征数据正确，控制器判定熔丝存储器的读取正确，将设定信息设置于CF暂存器中，以结束熔丝存储器的读取(S130)。
[0007]另一方面，若特征数据错误，控制器会确认对熔丝存储器的读取次数是否达到最大值(S140)。若否，则重新进行熔丝存储器的读取(S110)。若读取次数已达到最大值，控制器将设定信息写入到CF暂存器中，并结束熔丝存储器的读取(S150)。
[0008]当从熔丝存储器读出的特征数据并不正确时，代表在步骤S150结束的情况中，自熔丝存储器读出并写入到CF暂存器中的设定信息可能含有错误，使得在读取、编程、抹除等动作时使用错误的设定信息(例如施加异常的电压电平，或者在不适当的时序施加电压
等)，而造成错误动作。进而，在解析错误动作的原因时，可能因为不知道设定信息为错误动作的原因，而在调查原因时花费大量的时间及资源。
[0009]本专利技术为解决这样的习知课题，目的为提供可以得知开机动作时设定信息的读取是否正确完成的半导体存储装置。更进一步地，本专利技术的目的为提供开机动作后，具备进行设定信息的重新读取的功能的半导体存储装置。
[0010]关于本专利技术的半导体存储装置，包括：存储单元阵列；存储装置，包括被配置以储存与动作的设定有关的设定信息的存储区域；控制器，在检测到电源电压为开机检测电平时，从存储装置读取设定信息，将读取到的设定信息载入到暂存器，且回应外部的指令，将被配置以识别设定信息的读取是否被正确完成的识别数据储存于可读取的暂存器。
[0011]关于本专利技术的半导体存储装置的动作方法，包括：将与动作的设定有关的设定信息预先存储于非易失性的存储区域；在开机动作时检测电源电压，且在检测到电源电压达到开机检测电平时，从存储区域读取设定信息，判定设定信息的读取是否正确完成，且在判定未正确完成读取的情况下，重新进行设定信息的读取；将从存储区域读取的设定信息载入到暂存器；及储存识别数据于可读取的暂存器，其中识别数据被配置以识别对设定信息的读取次数是否达到最大值。
附图说明
[0012]图1为说明快闪存储器的开机动作的示意图。
[0013]图2显示现有技术中的开机动作时的快闪存储器的读取动作的流程图。
[0014]图3显示关于本专利技术实施例的快闪存储器的构成的方块图。
[0015]图4显示关于本专利技术实施例的开机动作时的快闪存储器的读取动作的流程图。
[0016]图5显示习知的快闪存储器的重设动作的流程图。
[0017]图6显示关于本专利技术第2实施例的快闪存储器的重设动作的流程图。
[0018]图7显示关于本专利技术第3实施例的快闪存储器的熔丝存储器的内部重设动作的流程图。
[0019]图8显示关于本专利技术第4实施例的快闪存储器的熔丝存储器的开机重试动作的流程图。
[0020]图9显示关于本专利技术第5实施例的快闪存储器的熔丝存储器的读取、编程或抹除动作的流程图。
[0021]附图标记说明：
[0022]100:快闪存储器
[0023]110:存储单元阵列
[0024]120:输入输出缓存
[0025]130:地址暂存器
[0026]140:控制器
[0027]150:字元线选择电路
[0028]160:页缓冲/感应电路
[0029]170:行选择电路
[0030]180:暂存器
[0031]190:电压检测部
[0032]200:内部电压产生电路
具体实施方式
[0033]为使本专利技术实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本专利技术实施例做进一步详细说明。在此，本专利技术的示意性实施例及其说明用于解释本专利技术，但并不作为对本专利技术的限定。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
[0034]接着，针对关于本专利技术的半导体存储装置进行说明。虽然以NAND型快闪存储器作为半导体存储装置的实施态样进行例示，但本专利技术不限于此。半导体存储装置也可以是具备在开机动作中将设定信息从非易失性存储器读取出来的架构的存储装置。
[0035]图3显示关于本专利技术实施例的NAND型快闪存储器的构成的方块图。参照图3，快闪存储器100的构成包括：存储单元阵列110，由多个存储单元形成；输入输出缓存120，连接外部输入输出端子I/O；地址暂存器130，从输入输出缓存120接收地址数据；控制器140，从输入输出缓存120接收指令数据；字元线选择电路150，根据来自地址暂存器130的列地址Ax，进行区块的选择以及字元线的选择等；页缓冲/感应电路160，保持被字元线选择电路选择的页的读取数据，或保持应被编程到被选择页的编程数据；行选择电路170，根据来自地址暂存器130的行地址信息Ay，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其特征在于，包括：存储单元阵列；存储装置，包括被配置以储存与动作的设定有关的设定信息的存储区域；控制器，在检测到开机动作时的电源电压为开机检测电平时，从所述存储装置读取所述设定信息，并将读取到的所述设定信息写入至暂存器，且回应外部的指令，将被配置以识别所述设定信息的读取是否正确完成的识别数据储存于暂存器。2.如权利要求1所述的半导体存储装置，其特征在于，所述控制器判定所述设定信息的读取是否正确完成，且在判定出所述设定信息的读取未正确完成的情况下，重新进行所述设定信息的读取，且所述识别数据的值是根据所述设定信息的读取次数是否达到一最大值决定。3.如权利要求1所述的半导体存储装置，其特征在于，所述控制器回应外部指令从所述暂存器读取所述识别数据，且将读取到的所述识别数据输出到外部。4.如权利要求2所述的半导体存储装置，其特征在于，所述控制器回应外部的重设指令进行重设，其中所述控制器在进行所述重设前检查储存于所述暂存器的所述识别数据的值，且在所述识别数据的值显示所述设定信息的所述读取次数达到所述最大值时，所述控制器重新从所述存储装置读取所述设定信息，并将读取到的所述设定信息写入至所述暂存器。5.如权利要求2所述的半导体存储装置，其特征在于，在所述开机动作实施后，所述控制器回应内部重设指令，在所述识别数据显示所述设定信息的读取达到所述最大值时，重新从所述存储装置读取所述设定信息，并将读取到的所述设定信息写入至所述暂存器。6.如权利要求2所述的半导体存储装置，其特征在于，所述控制器回...

【专利技术属性】
技术研发人员：须藤直昭，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：