存储器装置、存储器系统及存储器系统的操作方法制造方法及图纸

公开了存储器装置、存储器系统及存储器系统的操作方法。所述存储器装置包括存储器单元阵列和测试控制器。存储器单元阵列包括多个存储器单元，其中，存储器单元阵列被划分为多个区域。测试控制器被配置为对所述多个存储器单元执行并行位测试(PBT)，其中，测试控制器在PBT期间在从所述多个区域输出的内部数据之中选择包括故障数据位的故障数据，并且经由数据输入/输出信号线将故障数据输出到所述存储器装置的外部。装置的外部。装置的外部。

【技术实现步骤摘要】
存储器装置、存储器系统及存储器系统的操作方法
[0001]本申请要求于2020年11月4日在韩国知识产权局提交的第10
‑
2020
‑
0146316号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。


[0002]专利技术构思的实施例涉及半导体存储器装置，更具体地，涉及能够在并行位测试(PBT)模式下输出故障数据以支持纠错码(ECC)功能的存储器装置和包括存储器装置的存储器系统。

技术介绍

[0003]诸如数据中心的数据处理系统由许多企业及其计算机系统托管。数据中心用于分发托管的应用和/或事务，并且包括通常被称为云的联网计算机资源(诸如，服务器、磁盘或虚拟机)。在这种配置中，企业是数据中心的客户端。数据中心向客户端提供许多益处(包括降低的成本、易扩展性和降低的管理负担)。
[0004]在数据中心中，为了大量数据的稳定且快速的实时处理，对于具有高容量的存储器的需求已经增加。然而，存储器的性能质量会随时间而改变。例如，在应用和/或事务被分配并且存储器在数据中心中被使用的时间点，可能由于故障的存储器而发生错误。当该错误频繁发生时，可进行在数据中心的使用中的可用性约束(诸如，中断命令执行的正常流、中止并重启处理中的操作等)。
[0005]数据中心广泛使用动态随机存取存储器(DRAM)作为其系统的操作存储器或主存储器，以存储由数据中心中的主机使用的数据或指令，和/或执行计算操作。在常规DRAM中，根据主机的控制，数据被写入或者写入的数据被读取。当执行计算机操作时，主机从DRAM获取指令和/或数据，执行指令，和/或使用数据执行计算机操作。当存在计算机操作的结果时，主机将计算机操作的结果写回到DRAM。
[0006]当DRAM在这些操作被执行时发生故障时，可能出现故障数据。DRAM的操作错误可由于各种原因而发生，但故障的DRAM单元可以是主要原因。在制造DRAM的工艺中，通过使用晶片级测试、封装级测试、安装测试等来测试DRAM的通过/故障。已经通过测试的DRAM可安装在例如存储器模块上。存储器模块可支持检测和纠正错误位的ECC功能。
[0007]随着DRAM的容量增大，可执行内建在DRAM中的PBT以减少测试时间。PBT使用异或(XOR)逻辑电路或异或非(XNOR)逻辑电路。PBT将相同的数据写入多个存储器单元，经由XOR逻辑电路或XNOR逻辑电路执行比较操作，并且执行测试，在测试中，当从多个存储器单元读取到处于相同逻辑状态的数据时确定通过，并且当读取到处于不同逻辑状态的至少一个数据时确定故障。
[0008]然而，当根据PBT确定故障时(例如，当出现故障作为比较操作的结果时)，通过使用PBT的输出可能无法指定已经引起故障的错误位的存储器单元。在这种情况下，尽管存储器模块具有ECC功能，但是存在错误位不可被检测并纠正的问题。因此，安装在存储器模块上的DRAM需要指定并输出PBT中的故障数据。

技术实现思路

[0009]根据专利技术构思的实施例的存储器装置包括：存储器单元阵列，包括多个存储器单元，其中，存储器单元阵列被划分为多个区域；以及测试控制器，被配置为对所述多个存储器单元执行并行位测试(PBT)，其中，测试控制器在PBT期间在从所述多个区域输出的内部数据之中选择包括故障数据位的故障数据，并且经由数据输入/输出信号线将故障数据输出到所述存储器装置的外部。
[0010]根据专利技术构思的实施例的存储器系统包括：多个存储器装置，结合到印刷电路板，并且每个存储器装置包括存储器单元阵列和测试控制器，存储器单元阵列包括多个存储器单元，其中，存储器单元阵列被划分为多个区域；以及存储器控制器，被配置为控制所述多个存储器装置，并且包括纠错码(ECC)引擎，ECC引擎被配置为纠正并检测从所述多个存储器装置读取的数据的错误。在所述多个存储器装置中的每个中，测试控制器对存储器单元阵列的所述多个区域执行并行位测试(PBT)，在PBT期间在从所述多个区域输出的内部数据之中选择包括故障数据位的故障数据，并且经由数据输入/输出信号线将故障数据输出到存储器控制器。存储器控制器通过使用ECC引擎来纠正故障数据的故障数据位。
[0011]根据专利技术构思的实施例，在包括存储器装置和存储器控制器的存储器系统的操作方法中，存储器装置包括存储器单元阵列，并且存储器控制器包括被配置为纠正并检测从存储器装置读取的数据的错误的纠错码(ECC)引擎，所述操作方法包括：在存储器装置中，将存储器单元阵列的多个存储器单元划分为多个区域；在存储器装置中，对所述多个区域执行并行位测试(PBT)；在存储器装置中，在PBT期间在从所述多个区域输出的内部数据之中选择包括故障数据位的故障数据；由存储器装置经由数据输入/输出信号线将包括故障数据位的故障数据输出到存储器控制器；以及在存储器控制器中，通过使用ECC引擎来纠正故障数据的故障数据位。
[0012]根据专利技术构思的实施例的存储器装置包括存储器单元阵列以及测试控制器。存储器单元阵列包括多个存储器单元，其中，存储器单元阵列被划分为多个区域。测试控制器被配置为：针对所述多个区域中的每个而对所述多个存储器单元执行并行位测试(PBT)，并且在PBT期间基于从所述多个区域中的每个输出的内部数据生成第一选择信号和第二选择信号，响应于第一选择信号和第二选择信号而在内部数据之中选择包括故障数据位的故障数据，将故障数据加载在数据输入/输出信号线上，并且将加载的故障数据输出到所述存储器装置的外部。
[0013]根据专利技术构思的实施例，在包括主机装置、存储器控制器和存储器装置的系统的操作方法中，所述操作方法包括：由主机装置将读取请求发送到存储器控制器；由存储器控制器响应于读取请求而向存储器装置发出读取命令；由存储器装置响应于读取命令而执行读取操作并将读取的数据发送到主机装置；由主机装置检测到读取的数据包括第一故障数据并将关于第一故障数据的第一故障信息发送到存储器控制器；由存储器控制器向存储器装置发出测试命令以检测故障存储器单元；以及由存储器装置对存储器装置的存储器单元阵列执行并行位测试(PBT)操作。
附图说明
[0014]通过参照附图详细描述专利技术构思的实施例，将更清楚地理解专利技术构思的以上和其
他特征。
[0015]图1是根据专利技术构思的实施例的系统的示意性框图。
[0016]图2是根据专利技术构思的实施例的图1中的存储器模块的框图。
[0017]图3是根据专利技术构思的实施例的存储器装置的框图。
[0018]图4是根据专利技术构思的实施例的被描述为并行位测试(PBT)电路的对比示例的常规PBT电路图。
[0019]图5A和图5B分别是描述根据专利技术构思的实施例的PBT电路的示图和表。
[0020]图6A和图6B分别是描述根据专利技术构思的实施例的PBT电路的示图和表。
[0021]图7是根据专利技术构思的实施例的图1的系统的操作方法的流程图。
[0022]图8是根据专利技术构思的实施例的其上安装有存储器装置的存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，包括：存储器单元阵列，包括多个存储器单元，其中，存储器单元阵列被划分为多个区域；以及测试控制器，被配置为对所述多个存储器单元执行并行位测试，其中，测试控制器在并行位测试期间在从所述多个区域输出的内部数据之中选择包括故障数据位的故障数据，并且经由数据输入/输出信号线将故障数据输出到所述存储器装置的外部。2.根据权利要求1所述的存储器装置，其中，存储器单元阵列被划分为第一区域至第四区域，并且其中，当由第一区域至第四区域中的对应的区域输出的第一内部数据至第四内部数据之中的至少一个数据位以与第一内部数据至第四内部数据之中的另一数据位的逻辑状态不同的逻辑状态被输出时，测试控制器将所述至少一个数据位指定为故障数据位。3.根据权利要求2所述的存储器装置，其中，测试控制器包括：选择信号生成器电路，被配置为：通过对第一内部数据和第二内部数据执行XOR逻辑计算来生成第一选择信号，并且通过对第二内部数据和第三内部数据执行XOR逻辑计算来生成第二选择信号；以及选择器电路，被配置为：输入第一内部数据至第四内部数据，并且选择并输出在第一内部数据至第四内部数据之中包括故障数据位的故障数据作为输出数据。4.根据权利要求3所述的存储器装置，其中，选择器电路被配置为具有复用器，其中，复用器包括：第一输入，第四内部数据线连接到第一输入；第二输入，第三内部数据线连接到第二输入；第三输入，第一内部数据线连接到第三输入；第四输入，第二内部数据线连接到第四输入；第一选择信号输入，第一选择信号线连接到第一选择信号输入；第二选择信号输入，第二选择信号线连接到第二选择信号输入；以及输出，被配置为输出输出数据，并且其中，第一内部数据线至第四内部数据线分别发送第一内部数据至第四内部数据，并且第一选择信号线和第二选择信号线分别发送第一选择信号和第二选择信号。5.根据权利要求2所述的存储器装置，其中，当故障数据位未在第一内部数据至第四内部数据之中被指定且故障数据不被输出时，测试控制器经由数据输入/输出信号线将第一电压电平输出到所述存储器装置的外部，并且第一电压电平是既不与第一内部数据至第四内部数据的第一逻辑状态对应也不与同第一逻辑状态相反的第二逻辑状态对应的电压电平。6.根据权利要求5所述的存储器装置，其中，第一电压电平是第一逻辑状态的电压电平与第二逻辑状态的电压电平之间的中间电平。7.根据权利要求5所述的存储器装置，其中，测试控制器包括：第一选择信号生成器电路，被配置为：通过对第一内部数据和第二内部数据执行XOR逻辑计算来生成第一选择信号，并且通过对第二内部数据和第三内部数据执行XOR逻辑计算来生成第二选择信号；
第一选择器电路，被配置为：输入第一内部数据至第四内部数据，并且选择并输出在第一内部数据至第四内部数据之中包括故障数据位的故障数据作为第一输出数据；第二选择信号生成器电路，被配置为：基于第一内部数据至第四内部数据生成第三选择信号；以及第二选择器电路，被配置为：输入第一选择器电路的第一输出数据和第一电压电平，并且响应于第三选择信号而选择并输出第一输出数据和第一电压电平中的一个作为第二输出数据。8.根据权利要求7所述的存储器装置，其中，第一选择器电路被配置为具有第一复用器，其中，第一复用器包括：第一输入，第四内部数据线连接到第一输入；第二输入，第三内部数据线连接到第二输入；第三输入，第一内部数据线连接到第三输入；第四输入，第二内部数据线连接到第四输入；第一选择信号输入，第一选择信号线连接到第一选择信号输入；第二选择信号输入，第二选择信号线连接到第二选择信号输入；以及输出，被配置为输出第一输出数据，并且其中，第一内部数据线至第四内部数据线分别发送第一内部数据至第四内部数据，并且第一选择信号线和第二选择信号线分别发送第一选择信号和第二选择信号。9.根据权利要求7所述的存储器装置，其中，第二选择信号生成器电路包括：第一XOR逻辑电路，被配置为接收第一内部数据和第二内部数据；第二XOR逻辑电路，被配置为接收第三内部数据和第四内部数据；第一XNOR逻辑电路，被配置为接收第一内部数据和第三内部数据；第二XNOR逻辑电路，被配置为接收第二内部数据和第四内部数据；以及AND逻辑电路，被配置为：接收第一XOR逻辑电路的输出、第二XOR逻辑电路的输出、第一XNOR逻辑电路的输出和第二XNOR逻辑电路的输出，并且输出第三选...

【专利技术属性】
技术研发人员：金大正，金南亨，金度翰，徐德浩，申院济，崔仁寿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：