多芯片平铺封装结构制造技术

本发明专利技术提供了多芯片平铺封装结构，多芯片多芯片平铺封装结构包括引线框架和塑封体，其中塑封体形成于引线框架的载片区，在塑封体内封装有位于载片区上的半导体电容及至少一个功能芯片，其中功能芯片和半导体电容并排铺设在载片区上，并能够与引脚电连接。在发明专利技术中，相比于相关技术中的片式电容，半导体电容体积小，从而能够与功能芯片一起平铺封装在载片区。在这种情况下，半导体电容距离功能芯片较近，这能够大幅降低因封装而产生的电信号延迟，降低多芯片平铺封装结构上的寄生电感，由于寄生电感和延迟的减小，进一步提高了功能芯片的抗EMC能力。片的抗EMC能力。片的抗EMC能力。

【技术实现步骤摘要】
多芯片平铺封装结构


[0001]本专利技术涉及磁传感器
，具体涉及一种多芯片平铺封装结构。

技术介绍

[0002]电磁兼容性(EMC，即Electromagnetic Compatibility)是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁骚扰的能力。
[0003]在相关
中，业界为解决抗EMC能力，在引线框架中上采用图1所示两个塑封体，其中一个塑封体形成于引线框架的载片区并封装有功能芯片，另一个塑封体形成于引线框架的引脚并封装有片式电容。
[0004]这样，当电磁干扰从电源端和功能芯片自身引入时，在电源和地之间引入该片式电容可以起到电气滤波的作用，从而可以提高该封装结构对应器件的抗EMC能力。

技术实现思路

[0005]针对现有技术中的问题，本专利技术的目的在于提供一种多芯片平铺封装结构，能够降低功能芯片的信号延迟。
[0006]本专利技术实施例提供一种多芯片平铺封装结构，其包括：
[0007]引线框架，具有载片区及从载片区延伸的引脚；
[0008]形成于载片区的塑封体，在塑封体内封装有位于载片区上的半导体电容及至少一个功能芯片，其中功能芯片和半导体电容在载片区上呈平铺分布。
[0009]可选地，半导体电容的引线及功能芯片的引线均封装于塑封体内，并与相应的引脚电连接。
[0010]可选地，在功能芯片与半导体电容之间形成有间隙，功能芯片和半导体电容中至少一个的引线位于间隙内。
[0011]可选地，半导体电容的一个极板与电源引脚之间，以及所述半导体电容的另一个极板与接地引脚之间均通过引线键合进行电连接。
[0012]可选地，功能芯片的电源接入端与电源引脚之间，所述功能芯片的接地端与接地引脚之间均通过引线键合进行电连接。
[0013]可选地，功能芯片和半导体电容在载片区上的投影无交叠。
[0014]可选地，引线框架的厚度范围为0.1～1mm。
[0015]可选地，塑封体厚度在0.5mm到3mm之间。
[0016]可选地，引线框架为金属材质。
[0017]本公开实施例还提供一种磁传感器，其形成于上述任一实施例的多芯片平铺封装结构，功能芯片为磁传感器芯片。
[0018]本专利技术所提供的多芯片平铺封装结构具有如下优点：
[0019]多芯片平铺封装结构包括引线框架和塑封体，其中塑封体形成于引线框架的载片区，在塑封体内封装有位于载片区上的半导体电容及至少一个功能芯片，其中功能芯片和
半导体电容并排铺设在载片区上，并能够与引脚电连接。
[0020]在本公开实施例中，相比于相关技术中的片式电容，半导体电容体积小，从而能够与功能芯片一起平铺封装在载片区。在这种情况下，半导体电容距离功能芯片较近，这能够大幅降低因封装而产生的电信号延迟，降低多芯片平铺封装结构上的寄生电感，由于寄生电感和延迟的减小，进一步提高了功能芯片的抗EMC能力。
附图说明
[0021]通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显。
[0022]图1为现有技术的多芯片平铺封装结构的正面剖视图；
[0023]图2为本公开一种实施例提供的多芯片平铺封装结构的正面剖视图；
[0024]图3为本公开一种实施例提供的多芯片平铺封装结构的侧面剖视图；
[0025]图4是本专利技术一实施例的多芯片平铺封装结构中封装电路图。
具体实施方式
[0026]以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本申请所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用系统，本申请中的各项细节也可以根据不同观点与应用系统，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0027]下面以附图为参考，针对本申请的实施例进行详细说明，以便本申请所属
的技术人员能够容易地实施。本申请可以以多种不同形态体现，并不限定于此处说明的实施例。
[0028]在本申请的表示中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的表示意指结合该实施例或示例表示的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且，表示的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本申请中表示的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
[0029]此外，术语“第一”、“第二”仅用于表示目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的表示中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
[0030]为了明确说明本申请，省略与说明无关的器件，对于通篇说明书中相同或类似的构成要素，赋予了相同的参照符号。
[0031]在通篇说明书中，当说某器件与另一器件“连接”时，这不仅包括“直接连接”的情形，也包括在其中间把其它元件置于其间而“间接连接”的情形。另外，当说某种器件“包括”某种构成要素时，只要没有特别相反的记载，则并非将其它构成要素排除在外，而是意味着可以还包括其它构成要素。
[0032]当说某器件在另一器件“之上”时，这可以是直接在另一器件之上，但也可以在其之间伴随着其它器件。当对照地说某器件“直接”在另一器件“之上”时，其之间不伴随其它器件。
[0033]虽然在一些实例中术语第一、第二等在本文中用来表示各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。例如，第一接口及第二接口等表示。再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。
[0034]此处使用的专业术语只用于言及特定实施例，并非意在限定本申请。此处使用的单数形态，只要语句未明确表示出与之相反的意义，那么还包括复数形态。在说明书中使用的“包括”的意义是把特定特性、区域、整数、步骤、作业、要素及/或成份具体化，并非排除其它特性、区域、整数、步骤、作业、要素及/或成份的存在或附加。
[0035]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片平铺封装结构，其特征在于，包括：引线框架，具有载片区及从所述载片区延伸的引脚；形成于所述载片区的塑封体，在所述塑封体内封装有位于所述载片区上的半导体电容及至少一个功能芯片，其中所述功能芯片和半导体电容在所述载片区上呈平铺分布。2.根据权利要求1所述的多芯片平铺封装结构，其特征在于，所述半导体电容的引线及功能芯片的引线均封装于所述塑封体内，并与相应的所述引脚电连接。3.根据权利要求2所述的多芯片平铺封装结构，其特征在于，在所述功能芯片与半导体电容之间形成有间隙，所述功能芯片和半导体电容中至少一个的引线位于所述间隙内。4.根据权利要求2所述的多芯片平铺封装结构，其特征在于，所述半导体电容的一个极板与电源引脚之间，以及所述半导体电容的另一个极板与接地引脚之间均通过引线键合进行电...

【专利技术属性】
技术研发人员：尹小平，
申请(专利权)人：意瑞半导体上海有限公司，
类型：发明
国别省市：