半导体封装结构及封装方法技术

本发明专利技术公开了一种半导体封装结构及封装方法，该封装结构包括：引线框架，包括基岛和多个引脚，基岛的第一表面上设置有凹槽，多个引脚彼此间隔设置于基岛的周边；半导体芯片，至少部分地沉入凹槽内，并通过粘接剂至少与凹槽的底部粘连固定；多个键合线，用于连接多个引脚与半导体芯片的引出端；散热块，位于半导体芯片和多个键合线的上方；塑封体，用于封装引线框架、半导体芯片、多个键合线和散热块，其中，散热块部分的被嵌入在塑封体内。本发明专利技术可以增强封装结构的散热能力，对增强引线框架类的封装散热能力具有较强的通用性。的封装散热能力具有较强的通用性。

【技术实现步骤摘要】
半导体封装结构及封装方法


[0001]本专利技术涉及半导体封装
，具体涉及一种半导体封装结构及封装方法。

技术介绍

[0002]大规模集成器件和超大规模集成器件，其电路的工作温度极限要求特别严，因而与这些器件有关的散热问题变得特别敏锐。
[0003]目前引线框架封装在半导体市场中依旧占很高的市场份额。引线框架类封装的散热路径包括引线键合的四周管脚、塑封料顶部及四周的裸露面积以及部分封装如QFN、DFN等存在底部裸露的焊盘。
[0004]对于引线框架类封装而言，当将其焊接在PCB板上后，芯片因工作升温而带来的热量也会经由封装结构传热到PCB板上，此时PCB板在芯片散热过程中也会起到较大作用。然而，芯片通过PCB板进行散热主要依赖于PCB板的散热能力，当PCB板的散热能力受到限制比如PCB板尺寸较小时，PCB板与空气进行热交换的面积较小，进而引线框架类封装的散热能力将会大大削弱，使得封装内芯片的温度大幅升高，进而会限制芯片的使用。也即是说，现有的引线框架类封装结构的散热方案的通用性较差。
[0005]因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

技术实现思路

[0006]为了解决上述技术问题，本专利技术提供了一种半导体封装结构及封装方法，可以增强封装结构的散热能力，对增强引线框架的封装散热能力具有较强的通用性。
[0007]根据本公开第一方面，提供了一种半导体封装结构，包括：引线框架，包括基岛和多个引脚，所述基岛的第一表面上设置有凹槽，多个引脚彼此间隔设置于基岛的周边；
[0008]半导体芯片，至少部分地沉入所述凹槽内，并通过粘接剂至少与所述凹槽的底部粘连固定；
[0009]多个键合线，用于连接所述多个引脚与所述半导体芯片的引出端；
[0010]散热块，位于所述半导体芯片和所述多个键合线的上方；
[0011]塑封体，用于封装所述引线框架、所述半导体芯片、所述多个键合线和所述散热块，
[0012]其中，所述散热块部分的被嵌入在所述塑封体内。
[0013]可选地，所述凹槽的开口尺寸大于所述半导体芯片的尺寸，当所述半导体芯片沉入所述凹槽内时，所述半导体芯片的至少一侧与所述凹槽的侧壁之间存在间隙。
[0014]可选地，所述散热块位于所述塑封体内的部分的底部与所述多个键合线的顶部彼此之间绝缘隔离。
[0015]可选地，所述基岛由金属材料制成。
[0016]可选地，所述半导体芯片包括多个引出端，且所述半导体芯片远离所述多个引出端的表面通过粘接剂与所述凹槽的底部粘连。
[0017]可选地，所述半导体封装结构还包括：散热片，设置于所述基岛的第二表面上。
[0018]可选地，所述多个引脚中包含有散热引脚。
[0019]可选地，所述散热块位于所述塑封体内的部分为倒阶梯结构。
[0020]可选地，所述散热块位于所述塑封体内的部分的截面形状为倒T字形。
[0021]可选地，所述散热块位于所述塑封体内的部分的截面形状为矩形。
[0022]可选地，所述散热块位于所述塑封体外的部分的截面形状为矩形。
[0023]可选地，所述散热块位于所述塑封体外的部分为翅片状结构。
[0024]可选地，所述散热块为金属块。
[0025]根据本公开第二方面，提供了一种半导体封装方法，包括：提供引线框架；
[0026]在所述引线框架上蚀刻形成凹槽；
[0027]将半导体芯片的至少部分沉入所述凹槽内并与所述引线框架电连接；
[0028]提供散热块；
[0029]对所述引线框架、所述半导体芯片和所述散热块进行塑封，
[0030]其中，所述散热块部分的被嵌入在所述塑封体内。
[0031]可选地，所述散热块位于所述塑封体内的部分为倒阶梯结构，或者所述散热块位于所述塑封体内的部分的截面形状为倒T字形或矩形。
[0032]可选地，所述散热块位于所述塑封体外的部分为翅片状结构，或者所述散热块位于所述塑封体外的部分的截面形状为矩形。
[0033]本专利技术的有益效果至少包括：
[0034]本专利技术实施例的半导体封装结构及封装方法中设置于引线框架上的具有一定深度的凹槽使得半导体芯片可以部分的沉入凹槽内，进而能够在半导体芯片与键合线上方预留出更大的可进一步处理的注塑空间，进而通过在该部分空间内嵌入散热块的部分，增加了封装结构的散热面积，同时由于嵌入在塑封体内的散热块部分替换了部分的塑封料，极大地降低了芯片节温至封装结构顶部的散热路径的热阻，在增强封装结构的散热能力的同时，对封装结构尺寸的改变程度较小，且对增强引线框架的封装散热能力具有较强的通用性，适合PCB散热受限或封装本身散热能力较弱的情形。
[0035]在优选地实施例中，半导体芯片的至少一侧与凹槽的侧壁之间的间隙可以作为溢胶缝隙，在保证半导体芯片与凹槽之间的紧密固定的情况下，也能够尽可能地减小凹槽底部的粘结剂对芯片沉入凹槽内的深度的影响，进一步地增大了半导体芯片与键合线上方所预留出的可进一步处理的注塑空间的大小。
[0036]在优选地实施例中，散热块的底部与多个键合线的顶部彼此之间绝缘隔离，可以防止多个键合线短路。
[0037]应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。
附图说明
[0038]图1示出根据本专利技术实施例提供的引线框架的结构示意图；
[0039]图2示出根据本专利技术实施例提供的引线框架承载半导体芯片时的结构示意图；
[0040]图3示出根据本专利技术实施例提供的采用键合线连接半导体芯片与引线框架后的剖
面结构示意图；
[0041]图4示出根据本专利技术实施例提供的半导体封装结构的剖面结构示意图；
[0042]图5示出根据本专利技术实施例提供的半导体封装方法的流程示意图。
具体实施方式
[0043]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的较佳实施例。但是，本专利技术可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本专利技术的公开内容的理解更加透彻全面。
[0044]本专利技术所公开的半导体封装结构可应用于例如QFN(Quad Fiat Nolead，方形扁平无引脚封装)、SOP(Small Outline Package，小尺寸封装)、ESOP(Exposed
‑
Pad Small Outline Package，裸露焊盘的小外形封装)、DFN(dual flat No
‑
lead，双列扁平无引脚封装)、PDFN(Power Dual Flat No
‑
lead，双列扁平无引脚功率封装)、DIP(Dual In
‑
line Package，双列直插式封装)、SOT(Small Outline Transistor本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其中，包括：引线框架，包括基岛和多个引脚，所述基岛的第一表面上设置有凹槽，多个引脚彼此间隔设置于基岛的周边；半导体芯片，至少部分地沉入所述凹槽内，并通过粘接剂至少与所述凹槽的底部粘连固定；多个键合线，用于连接所述多个引脚与所述半导体芯片的引出端；散热块，位于所述半导体芯片和所述多个键合线的上方；塑封体，用于封装所述引线框架、所述半导体芯片、所述多个键合线和所述散热块，其中，所述散热块部分的被嵌入在所述塑封体内。2.根据权利要求1所述的半导体封装结构，其中，所述凹槽的开口尺寸大于所述半导体芯片的尺寸，当所述半导体芯片沉入所述凹槽内时，所述半导体芯片的至少一侧与所述凹槽的侧壁之间存在间隙。3.根据权利要求1所述的半导体封装结构，其中，所述散热块位于所述塑封体内的部分的底部与所述多个键合线的顶部彼此之间绝缘隔离。4.根据权利要求1所述的半导体封装结构，其中，所述基岛由金属材料制成。5.根据权利要求1所述的半导体封装结构，其中，所述半导体芯片包括多个引出端，且所述半导体芯片远离所述多个引出端的表面通过粘接剂与所述凹槽的底部粘连。6.根据权利要求1所述的半导体封装结构，其中，所述半导体封装结构还包括：散热片，设置...

【专利技术属性】
技术研发人员：甘志超，
申请(专利权)人：杰华特微电子股份有限公司，
类型：发明
国别省市：