使用普通振荡器生成温度稳定的时钟的电路和方法技术

本公开提供了一种用于生成温度稳定的时钟的电路，该电路包括第一晶体振荡器、第二晶体振荡器、用于参考时钟源的输入端、时钟输出端、耦合到该第一晶体振荡器和该第二晶体振荡器的第一相位采集电路、耦合到用于该参考时钟源的该输入端和该第二晶体振荡器的第二相位采集电路、耦合到该第一相位采集电路的第一DPLL、耦合到该第一DPLL的晶体振荡器变化估计器、第二DPLL，该第二DPLL耦合到该第二相位采集电路并且包括：相位

【技术实现步骤摘要】
【国外来华专利技术】使用普通振荡器生成温度稳定的时钟的电路和方法
[0001]相关申请的交叉引用
[0002]本申请要求2020年1月9日提交的美国临时专利申请序列号62/959,074和2020年3月11日提交的美国非临时专利申请序列号16/816,113的优先权，这些专利申请中的每个专利申请的内容的全文以引用方式并入本文。

技术介绍

[0003]本专利技术涉及时钟生成。更具体地，本专利技术涉及用于使用普通振荡器生成温度稳定的时钟的电路和方法。
[0004]许多电路应用需要时钟电路的稳定频率和低抖动特性。目前满足此类需求所需的温度补偿晶体振荡器(TCXO)和/或恒温晶体振荡器(OCXO)的成本很高。因此，有利的是提供允许用普通晶体振荡器(XO)替换TCXO或OCXO的解决方案。

技术实现思路

[0005]根据本专利技术的一个方面，一种用于生成温度稳定的时钟的电路包括第一晶体振荡器、第二晶体振荡器、用于参考时钟源的输入端、时钟输出端、耦合到该第一晶体振荡器的输出端和该第二晶体振荡器的输出端的第一相位采集电路、耦合到用于该参考时钟源的该输入端和该第二晶体振荡器的输出端的第二相位采集电路、耦合到该第一相位采集电路的输出端的第一数字锁相环路(DPLL)、耦合到该第一DPLL的输出端的晶体振荡器变化估计器，以及耦合到该第二相位采集电路的输出端的第二DPLL，该第二DPLL包括：相位
‑
频率检测器，该相位
‑
频率检测器具有耦合到该第二相位采集电路的输出端的第一输入端；环路滤波器；频率减法器，该频率减法器具有耦合到该环路滤波器的输出端的第一输入端和耦合到该晶体振荡器变化估计器的输出端的第二输入端；以及数控振荡器(DCO)，该数控振荡器耦合到该频率减法器的输出端，该DCO的输出端耦合到该相位
‑
频率检测器的第二输入端并耦合到该时钟输出端。
[0006]根据本专利技术的一个方面，该电路还包括合成器，该合成器耦合到该DCO的输出端并驱动时钟输出端。
[0007]根据本专利技术的一个方面，DCO是软件DCO。
[0008]根据本专利技术的一个方面，第一晶体振荡器和第二晶体振荡器设置在单个包装件中。
[0009]根据本专利技术的一个方面，该晶体振荡器变化估计器包括倍增器，该倍增器具有耦合到该第一DPLL的该输出端的一个输入端和耦合到存储器的第二输入端，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的多项式系数。
[0010]根据本专利技术的一个方面，该存储器是非易失性存储器和一次性可编程存储器中的一者。
[0011]根据本专利技术的一个方面，第一晶体振荡器、第二晶体振荡器和存储器设置在单个包装件中。
[0012]根据本专利技术的一个方面，该晶体振荡器变化估计器包括倍增器，该倍增器具有耦合到该第一DPLL的该输出端的一个输入端和耦合到存储器的第二输入端，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的多项式系数。
[0013]根据本专利技术的一个方面，第一DPLL是高带宽DPLL，并且第二DPLL是低带宽DPLL。
[0014]根据本专利技术的一个方面，环路滤波器具有1阶和2阶低通特性中的一者。
[0015]根据本专利技术的一个方面，一种用于生成温度稳定的时钟的方法包括：提供第一晶体振荡器和第二晶体振荡器；提供存储器，该存储器存储在通过该第二晶体振荡器随温度变化的频率变化相对于随温度变化的该第一晶体振荡器与该第二晶体振荡器之间的频率差异的曲线拟合而获得的该第一晶体振荡器和该第二晶体振荡器的初始生产和表征期间生成的温度表征多项式系数；测量第一晶体振荡器与第二晶体振荡器之间的相位差；将高带宽第一数字锁相环路(DPLL)锁相到该第一晶体振荡器与该第二晶体振荡器之间的所测量的相位差；响应于基于所测量的相位差的频率信息，并且响应于所存储的温度表征多项式系数，来估计该第二晶体振荡器的频率变化；从参考时钟源提供参考时钟信号；测量该参考时钟信号与该第二晶体振荡器之间的相位差；将第二DPLL锁相到该参考时钟信号与该第二晶体振荡器之间的该相位差；通过该第二晶体振荡器的所估计的频率变化调整该第二DPLL的该频率；以及提供来自该第二DPLL的输出。
[0016]根据本专利技术的一个方面，该方法还包括将第二DPLL的输出提供至频率合成器。
[0017]根据本专利技术的一个方面，提供第一晶体振荡器和第二晶体振荡器包括在同一包装件中提供第一晶体振荡器和第二晶体振荡器。
[0018]根据本专利技术的一个方面，测量第一晶体振荡器与第二晶体振荡器之间的相位差包括在第一相位采集电路中测量第一晶体振荡器与第二晶体振荡器之间的相位差。
[0019]根据本专利技术的一个方面，测量参考时钟信号与第二晶体振荡器之间的相位差包括在第二相位采集电路中测量参考时钟信号与第二晶体振荡器之间的相位差。
[0020]根据本专利技术的一个方面，通过第二晶体振荡器的所估计的随温度变化的频率变化调整第二DPLL的频率包括使用频率减法器电路调整该第二DPLL的频率。
[0021]根据本专利技术的一个方面，提供第二DPLL的输出包括从第二DPLL中的数控振荡器提供第二DPLL的输出。
[0022]根据本专利技术的一个方面，该方法还包括将数控振荡器的输出提供给合成器。
附图说明
[0023]下面将参考实施方案和附图更详细地解释本专利技术，附图中示出：
[0024]图1是根据本专利技术的一个方面的用于使用普通振荡器生成温度稳定、低抖动的任何频率时钟的电路的框图；并且
[0025]图2是示出根据本专利技术的一个方面的用于使用普通振荡器生成温度稳定、低抖动的任何频率时钟的说明性方法的流程图。
具体实施方式
[0026]本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
[0027]本专利技术允许使用随着温度变化不具有高频率稳定性，与此同时维持低抖动性能的普通振荡器来生成温度稳定的时钟。根据本专利技术，当使用设置在同一包装件中的各自具有约10百万分率(ppm)至约300ppm的频率稳定性的第一XO 14和第二XO 16时，可以实现在
‑
40℃至85℃的温度范围内具有0.2℃/分钟温度变化的约300十亿分率(ppb)的频率稳定性结果。出于本专利技术的目的，温度稳定的时钟信号是具有不大于约400ppb的频率稳定性的温度稳定的时钟信号。根据本专利技术，当使用设置在同一包装件中的第一XO 14和第二XO 16时，可以实现约150飞秒(fs)RMS的抖动，该第一XO和该第二XO中的每一者具有约50fs至约150fs RMS的抖动。出于本专利技术的目的，来自时钟生成电路的低抖动输出时钟信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于生成温度稳定的时钟的电路，所述电路包括：第一晶体振荡器；第二晶体振荡器；用于参考时钟源的输入端；时钟输出端；第一相位采集电路，所述第一相位采集电路耦合到所述第一晶体振荡器的输出端和所述第二晶体振荡器的输出端；第二相位采集电路，所述第二相位采集电路耦合到用于所述参考时钟源的所述输入端和所述第二晶体振荡器的输出端；第一数字锁相环路(DPLL)，所述第一数字锁相环路耦合到所述第一相位采集电路的输出端；晶体振荡器变化估计器，所述晶体振荡器变化估计器耦合到所述第一DPLL的输出端；以及第二DPLL，所述第二DPLL耦合到所述第二相位采集电路的输出端，所述第二DPLL包括：相位
‑
频率检测器，所述相位
‑
频率检测器具有耦合到所述第二相位采集电路的所述输出端的第一输入端；环路滤波器；频率减法器，所述频率减法器具有耦合到所述环路滤波器的输出端的第一输入端和耦合到所述晶体振荡器变化估计器的输出端的第二输入端；以及数控振荡器(DCO)，所述数控振荡器耦合到所述频率减法器的输出端，所述DCO的输出端耦合到所述相位
‑
频率检测器的第二输入端并且耦合到所述时钟输出端。2.根据权利要求1所述的电路，所述电路还包括合成器，所述合成器耦合到所述DCO的所述输出端并驱动所述时钟输出端。3.根据权利要求1所述的电路，其中所述DCO是软件DCO。4.根据权利要求1所述的电路，其中所述第一晶体振荡器和所述第二晶体振荡器设置在单个包装件中。5.根据权利要求1所述的电路，其中所述晶体振荡器变化估计器包括倍增器，所述倍增器具有耦合到所述第一DPLL的所述输出端的一个输入端和耦合到存储器的第二输入端，所述存储器存储在通过所述第二晶体振荡器随温度变化的频率变化相对于所述第一晶体振荡器与所述第二晶体振荡器之间的频率差异的曲线拟合而获得的所述第一晶体振荡器和所述第二晶体振荡器的初始生产和表征期间生成的多项式系数。6.根据权利要求5所述的电路，其中所述存储器是非易失性存储器和一次性可编程存储器中的一者。7.根据权利要求5所述的电路，其中所述第一晶体振荡器、所述第二晶体振荡器和所述存储器设置在单个包装件中。8.根据权利要求1所述的电路，其中所述晶体振荡器变化估计器包括倍增器，所述倍增器具有耦合到所述第一DPLL的所述输出端的一个输入端和耦合到存储器的第二输入端，所述存储器存储在通过所述第二晶体振荡器随温度变化的频率变化相对于所述第一晶体振荡器与所述第二晶体振荡器之间的频率差异的曲线...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美高森美半导体无限责任公司，
类型：发明
国别省市：