用于时钟发射的嵌入式时刻接收器制造技术

一种在接收器中用于从单个信号提取第一信号和第二信号的方法包括接收该单个信号，通过相对于本地时钟的相位提取第一信号以及将该第一信号锁相来生成恢复的第一信号，在解码帧时间期间对表示在解码帧时间开始时的编码的相位差的数据进行解码，根据表示从当前解码帧时间起的相位差的数据和表示从紧接的前一解码帧时间起的编码的相位差的数据生成该第一信号与该第二信号之间的相位差，从该恢复的第一信号的相位中减去该所生成的相位差，以及通过将处于第二频率的信号锁相在恢复的第二相位来生成恢复的第二信号。相位来生成恢复的第二信号。相位来生成恢复的第二信号。

【技术实现步骤摘要】
【国外来华专利技术】用于时钟发射的嵌入式时刻接收器


[0001]本专利技术涉及嵌入式时刻(eTod)系统。更具体地，本专利技术涉及用于eTod时钟恢复的接收器架构，该接收器架构使用编码时钟信息输出稳定时钟而不会引入额外噪声和漂移。

技术介绍

[0002]图1中示出了具有嵌入式时刻(eTod)特征的典型系统。发射器10具有两个时钟参考输入(在附图标号12处的信号ref1和在附图标号14处的信号ref2)。
[0003]在以下描述中，时钟参考信号ref1被指定为正常本地参考时钟，并且时钟参考信号ref2以与诸如协调世界时间的时间标准同步的时钟信号(例如，1Hz时钟信号)的形式提供更新的时刻信息。在附图标号40处的时钟输出out1被锁定到时钟参考信号ref1。图1中的附图标号52处的时钟输出out2是被锁定到时刻的时钟。
[0004]在附图标号12处呈现的时钟参考信号ref1和在附图标号14处呈现的时钟参考信号ref2均为50％占空比方波。时钟参考信号ref1和ref2的频率不需要彼此相关。在时钟参考输入ref1 12处呈现的时钟参考信号ref1被提供到相位捕获单元(PA)16，在该相位捕获单元处提取该时钟参考信号相对于发射器10内部的本地时钟的相位的时钟相位。在时钟参考输入ref2 14处呈现的时钟参考信号ref2被提供到相位捕获单元(PA)18，在该相位捕获单元处提取该时钟参考信号相对于发射器10内部的本地时钟的相位的时钟相位。
[0005]数字锁相环路(DPPL0)20被锁相到ref1时钟参考信号ref1。该数字锁相环路的输出被呈现给时钟合成器22，该时钟合成器的输出因此被锁相到时钟参考信号ref1。DPLL0 20的输出与相位捕获单元18的输出处的时钟参考信号ref2之间的相位差在减法器电路24中确定，并且在编码器26中编码。在编码器26的输出处的编码的相位差由调制器28用来通过改变来自DPLL0 20的时钟合成器22的输出的占空比来调制时钟合成器22的输出，以在该调制器的输出处生成ref(编码的)信号。例如，可以使用25％占空比来表示
″
零
″
位，并且可以使用75％占空比来表示
″
一
″
数字位。调制器28的输出处的ref(编码的)信号也被锁相到时钟参考信号ref1。
[0006]接收器30可被定位于距发射器10的随机距离处。在接收器端上，接收器30在输入32上接收来自发射器10中的调制器28的输出的ref(编码的)参考信号。ref(编码的)参考信号被呈现给相位捕获单元(PA)34，在该相位捕获单元处提取该ref(编码的)参考信号相对于接收器30内部的本地时钟36的相位的时钟相位。第一数字锁相环路(DPPL1)38耦接到相位捕获单元34。该第一数字锁相环路的输出被呈现给时钟合成器40，该时钟合成器生成输出信号out1(在附图标号42处)，该输出信号被锁相到所接收的ref(编码的)时钟参考输入信号。
[0007]编码在ref(编码的)信号中的时钟参考信号ref1与ref2之间的相位差信息由解调器44解调，并且在相位解码器46中解码。然后在减法器电路48中从ref(编码的)参考信号(其具有与ref1参考信号相同的相位)的相位中减去相位差信息，以获得被呈现给第二数字锁相环路DPLL2 50的时钟参考信号ref2的(延迟)相位。DPLL2 50的输出被呈现给时钟合成
器52，该时钟合成器生成输出信号out2(在附图标号54处)，该输出信号被锁定到时钟参考信号ref2。因此，DPLL2 50和时钟合成器52的组合表示用于生成恢复的第二信号的电路的实施方案。锁相电路(即，第一数字锁相环路(DPPL1)38和第二数字锁相环路(DPLL2)50)在本文被描述为数字锁相环路，应理解，这是锁相环路电路的特定非限制性实施方案。
[0008]在实际应用中，诸如在嵌入式时刻(eTod)应用中，其中时钟参考信号ref1是用于同步输出(out1)42的时钟，并且时钟参考信号ref2包含关于在线路out2 54处输出的时刻的信息，需要一段时间将编码的数据从发射器10发射到接收器30。在本专利技术中，发射定义时钟参考信号ref1与ref2之间的相位差的数值中所包含的所有位所花费的时间T将在本文被称为解码帧。在发射器10中，在解码帧开始于时钟合成器22的输出处时计算相位差。取决于指定时钟参考信号ref1与ref2之间的相位差所需要的位数，表示时钟参考信号ref1与ref2信号之间的相位差的数值可能需要完全发射许多时钟周期。在接收器30中，相位解码器46开始于解码帧起始时间，并且相位差可以在延迟时间被完全解调，该延迟时间比解码帧起始时间晚T
d
秒，其中T
d
是完全解调以及解码相位差信息所花费的时间延迟。在载波时钟频率较低并且对时钟参考信号ref1与ref2之间的相位差进行编码所需要的位数较大以提供更好的相位差分辨率的情形下，此时间延迟T
d
更长。此时间延迟T
d
将增加第二数字锁相环路DPLL2 50的锁定时间，并且在该时间延迟太长的情形下可导致第二DPLL2 50变得不稳定。
[0009]图1的接收器30是在针对时钟参考信号ref1与ref2之间的相位差的编码器/解码器假设直接编码方法的情况下被使用。在使用直接编码方法的情况下，使用来自图1的相位解码器46的输出来通过在减法器电路48中从相位捕获单元34的输出中减去相位解码器46的输出来获得时钟参考信号ref2信号相位。
[0010]在大多数情况下，需要相位解码器46，这是因为可能使用间接编码方法(诸如增量调制编码)来进行更有效的数据发射，因为该间接编码方法需要发射比使用直接编码所需要的位数更少的位。解调器44的功能是提取表示编码的相位差的位并且将解调相位差数据呈现给相位解码器46。相位解码器46从解调器44获取解调位，并且从这些解调位生成是ref1信号与ref2信号之间的相位差的数。相位解码器46的详细功能取决于图1的编码器26所使用的调制方法，并且本领域普通技术人员将容易地能够为任何给定调制方法配置相位解码器46。
[0011]如先前所提及的，解码相位调整表示在发射器中的解码帧起始时间处的时钟参考信号ref1与ref2之间的相位差，并且在到达解码帧的开始之后在接收器处对相位差信息进行完全解码需要T
d
秒的延迟。另外，PA 34的输出表示在样本时间相对于接收器30中的本地时钟的参考相位值，该本地时钟不与输入时钟周期(因此解码帧边界)对准。所有这些因素将在至第二DPLL2 50的相位输入处引起噪声，该噪声将导致第二DPLL2 50花费较长时间才被锁相。在一些情况下，如果时钟速率缓慢并且导致长解码帧周期，那么第二DPLL2 50可能变得不稳定。最坏情况时间延迟T
d
可以是一个解码帧周期。这是因为表示时钟参考信号ref1与ref2之间的相位差的所有数据可能需要发射整个解码帧周期。

技术实现思路

[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于在接收单个输入信号的接收器中从所述单个输入信号提取第一信号和第二信号的方法，所述单个输入信号包括处于第一频率的所述第一信号，所述第一信号由表示处于所述第一频率的所述第一信号的第一相位与处于第二频率的所述第二信号的第二相位之间的编码的相位差的数据调制，所述方法包括：接收所述单个输入信号；通过相对于在所述接收器内部的本地时钟的相位提取以及将所述第一信号锁相来从所接收的单个输入信号生成恢复的第一输入信号；针对当前解码帧时间和紧接的前一解码帧时间两者，在解码帧时间期间对表示所述第一信号与所述第二信号之间的在所述解码帧时间开始时的编码的相位差的数据进行解码；根据表示在当前解码帧时间开始时的编码的相位差的解码的数据和表示在紧接的前一解码帧时间开始时的编码的相位差的解码的数据，生成所述第一信号与所述第二信号之间的相位差；从所生成的恢复的第一信号的相位中减去所生成的相位差，以获得所述第二信号的恢复的第二相位；以及通过将处于所述第二频率的信号锁相在所述恢复的第二相位来生成恢复的第二信号。2.根据权利要求1所述的方法，其中相对于在所述接收器内部的所述本地时钟的所述相位将所述第一信号锁相包括在第一数字锁相环路中相对于在所述接收器内部的所述本地时钟的所述相位将所述第一信号锁相。3.根据权利要求1所述的方法，其中通过将处于所述第二频率的所述信号锁相在所述恢复的第二相位来生成所述恢复的第二信号包括：在第二数字锁相环路中相对于在所述接收器内部的所述本地时钟的所述相位将所述恢复的第二信号锁相。4.根据权利要求1所述的方法，其中根据表示在所述当前解码帧时间开始时的所述编码的相位差的所述解码的数据和表示在所述紧接的前一解码帧时间开始时的所述编码的相位差的所述解码的数据，生成所述第一信号与所述第二信号之间的所述相位差包括：对表示在所述当前解码帧时间开始时的所述编码的相位差的所述解码的数据和表示在所述紧接的前一解码帧时间开始时的所述编码的相位差的所述解码的数据进行外推。5.根据权利要求1所述的方法，其中针对当前解码帧时间和所述紧接的前一解码帧时间两者，在所述解码帧时间期间对表示所述第一信号与所述第二信号之间的在所述解码帧时间开始时的所述编码的相位差的数据进行解码包括：将所述解码的数据延迟一个解码帧时间的延迟时间。6.根据权利要求1所述的方法，其中根据表示在所述当前解码帧时间开始时的所述编码的相位差的所述解码的数据和表示在所述紧接的前一解码帧时间开始时的所述编码的相位差的所述解码的数据，生成所述第一信号与所述第二信号之间的所述相位差包括：将所述第一信号延迟解码帧时间；从所延迟的第一信号的所述相位中减去所生成的相位差；以及对表示在所述当前解码帧时间开始时的编码的相位差的所述解码的数据和表示在所述紧接的前一解码帧时间开始时的所述编码的相位差的所述解码的数据进行内插。7.根据权利要求1所述的方法，其中根据表示在所述当前解码帧时间开始时的所述编
码的相位差的所述解码的数据和表示在所述紧接的前一解码帧时间开始时的所述编码的相位差的所述解码的数据，生成所述第一信号与所述第二信号之间的所述相位差包括：对从所述第一信号的所述相位中所减去的生成的相位差进行低通滤波以获得所述第二信号的所述相位；以及对表示在所述当前解码帧时间开始时的所述编码的相位差的所述解码的数据和表示在所述紧接的前一解码帧时间开始时的所述编码的相位差的所述解码的数据进行线性外推。8.根据权利要求7所述的方法，其中对从所述第一信号的所述相位中所减去的生成的相位差进行低通滤波以获得所述第二信号的所述相位包括：使...

【专利技术属性】
技术研发人员：Q，
申请(专利权)人：美高森美半导体无限责任公司，
类型：发明
国别省市：