具有状态机控制器的时钟恢复设备制造技术

本发明专利技术公开了一种时钟恢复设备，该时钟恢复设备通过异步分组网络从传入分组流恢复频率和定时信息。锁相回路(PLL)块具有预定义状态并且包括II型PLL。该状态中的一个状态涉及II型PLL操作。状态机控制器响应于该传入分组流的变化来控制所述预定义状态之间的转变。受控振荡器对该PLL块作出响应以生成输出信号。控振荡器对该PLL块作出响应以生成输出信号。控振荡器对该PLL块作出响应以生成输出信号。

【技术实现步骤摘要】
【国外来华专利技术】具有状态机控制器的时钟恢复设备
[0001]相关申请的交叉引用
[0002]本申请依照35USC 119(e)的规定要求2018年6月26日提交的美国临时申请62/689855号的权益，该临时申请的内容以引用方式并入本文。


[0003]本专利技术涉及分组网络中、例如实现由以下标准描述的精密时间协议(PTP)的网络中的精密时钟恢复的领域：IEEE网络测量和控制系统精密时钟同步协议标准(IEEE Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems)，IEEE标准1588TM-2008，2008年7月24日(下文称为1588)，该标准的内容以引用方式并入本文。本专利技术特别涉及用于通过异步网络从传入分组流恢复频率和定时信息的时钟恢复设备。本专利技术适用于以太网，但也可应用于其他网络，诸如互联网协议(IP)网络。本专利技术特别适用于如标题为“具有可切换瞬态非线性相位调整器的时钟恢复设备(Clock Recovery Device with Switchable Transient Non-Linear Phase Adjuster)”的美国专利公布2018/0091291号中所述的时钟恢复设备，该专利公布的内容以引用方式并入本文。

技术介绍

[0004]在需要极高精度的情况下，诸如在先进控制或蜂窝通信系统中，使用PTP来使主时钟与从时钟同步。在存在多个潜在主时钟的情况下，最佳主时钟算法可基于预定要求来选择最佳时钟以用作主时钟。所选择的时钟被称为最高级主时钟。
[0005]如上文引用的IEEE 1588标准中所述，PTP利用带时间戳的同步分组通过网络将定时信息输送到接收器，在此使用驱动数字控制式振荡器的锁相回路来恢复物理时钟信号。示例性现有技术PTP时钟恢复系统在2010年3月30日公布的美国专利7689854号中有所描述，该专利的内容以引用方式并入本文。赫斯曼(Hirschmann)白皮书中提供了更多细节，该白皮书标题为精密时钟同步(Precision Clock Synchronization)
–
IEEE 1588标准，1.2版，可得自德克萨斯州艾迪生的工业联网解决方案公司(Industrial Networking Solutions,Addison,Texas)。
[0006]通常在网络之间的边界处发生时钟恢复。ITU建议G.8273.2描述了对边界时钟的要求。现有技术时钟恢复设备可能无法满足上述ITU建议对于在用作边界时钟时减小残留相位误差的能力的极其严格的要求。具体地讲，由于时间传输层的性质和格式，不可能在网络同步应用中使用常规锁相回路(PLL)架构。任何总体解决方案均应旨在满足以下方面的某些限制：
[0007]·
初始频率和相位锁定间隔
[0008]·
频率锁定声明之后的频率误差
[0009]·
频率锁定声明之后的频率漂移
[0010]·
相位锁定声明之后的相位误差
[0011]·
与计算间隔相关的MTIE(最大时间间隔误差)
[0012]·
与计算间隔相关的TDEV(时间偏差)
[0013]·
保持性能和进入/退出标准
[0014]除了满足这些限制之外，该解决方案还应旨在足够灵活以支持以下系统要求：
[0015]·
具有给定频率偏移的服务器的热启动
[0016]·
从频率/相位跳变的容错和恢复
[0017]·
从网络停机时间场景的容错和恢复
[0018]·
基准丢失的短暂缓解
[0019]·
激活/监视服务器频率和相位锁定声明
[0020]·
激活和监视服务器基准之间的基准切换(基准在这种情况下表示PTP基准)
[0021]·
激活和监视服务器基准之间的模式切换(基准在这种情况下表示PTP基准，服务器可具有不同操作模式)
[0022]·
PTP服务器和电频率/相位源之间的模式切换

技术实现思路

[0023]本专利技术的实施方案提供了实现状态机的控制器，该状态机提供不同系统条件之间的无缝转变，同时保持所需的时钟极限。在一个实施方案中，状态机架构控制正常PLL锁定、步进时间操作、监测、保持及快速相位和频率锁定之间的转变。具体地讲，状态控制器在已知的1588服务器相位和频率状态之间转变，以便促进常规PLL架构用于提供G.8273.1、G.8273.2和/或G.8273.3等级时钟以实现全面路径支持1588同步。本专利技术的实施方案以根据本专利技术的时钟恢复设备所服务的主节点与服务器节点之间的大时间偏移来执行超快锁定。
[0024]根据本专利技术的实施方案的状态机控制器(其响应于PTP输入流的变化而将PLL块置于特定状态)的使用允许常规II型PLL的使用。如本文所定义的II型PLL具有回路滤波器，其中向两个路径的输入施加PLL相位差，对这两个路径的输出求和以便为数控振荡器(NCO)或数字控制式振荡器(DCO)提供控制输入。第一路径是向低通滤波器的输出施加比例因子的比例路径，并且第二路径包含对PLL输入相位差进行操作的积分器。II型PLL的使用在降低的复杂性和与零输入相位相对应的最终固定频率偏移方面具有相当大的优势。
[0025]根据本专利技术，提供了用于通过异步分组网络从传入分组流恢复频率和定时信息的时钟恢复设备，该时钟恢复设备包括具有多个预定义状态的锁相回路(PLL)块，所述PLL块包括II型PLL，所述状态中的一个状态包括II型PLL操作；用于响应于传入分组流的变化来控制所述预定义状态之间的转变的状态机控制器；以及对所述PLL块作出响应以生成输出信号的受控振荡器。
[0026]根据本专利技术的实施方案，全面路径支持边界时钟需要最小分组滤波，相位界面块可用于使用“同步和延迟请求”(Sync and DelayReq)时间戳按如下方式计算与主节点的偏移：
[0027]<offsetFromMaster>＝<syncEventIngressTimestamp>-<originTimestamp>-<meanPathDelay>，并且日历函数(包括步进时间(StepTime)函数)可用于在PLL开始锁定操作之前使时间/相位信息在可编程阈值内对准。
[0028]本专利技术的实施方案允许使用针对极大初始相位偏移(由48位表示)的超快收敛及并行频率收敛的多级PLL，并且允许去除反馈路径中的局部相位不连续性而不影响闭环频率传递函数。
[0029]根据本专利技术的另一个方面，提供了通过异步分组网络从传入分组流恢复频率和定时信息的计算机实现的方法，该计算机实现的方法包括以下步骤：提供具有多个预定义本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于通过异步分组网络从传入分组流恢复频率和定时信息的时钟恢复设备，所述时钟恢复设备包括：具有多个预定义状态的锁相回路(PLL)块，所述PLL块包括II型PLL，所述状态中的一个状态包括II型PLL操作；用于响应于所述传入分组流的变化来控制所述预定义状态之间的转变的状态机控制器；以及对所述PLL块作出响应以生成输出信号的受控振荡器。2.根据权利要求1所述的时钟恢复设备，所述时钟恢复设备还包括接收所述传入分组流的相位界面块；以及步进时间块，所述步进时间块被布置为在所述PLL块开始所述传入分组流的锁定操作之前使所述受控振荡器中的时间/相位信息在所述传入分组流的可编程阈值内对准，所述相位界面块控制所述步进时间块。3.根据权利要求2所述的时钟恢复设备，其中所述相位界面块包括时间戳单元，所述时间戳单元被布置为接收所述传入分组流中的带时间戳的传入分组并且由所述受控振荡器的输出创建带时间戳的延迟请求分组；以及与主节点的偏移(OFM)块，所述OFM块用于确定OFM相位以控制所述步进时间块。4.根据权利要求3所述的时钟恢复设备，所述时钟恢复设备还包括减法器，所述减法器用于从所述确定的OFM相位减去所述步进时间块的输出以向所述状态机控制器提供控制输入。5.根据权利要求3所述的时钟恢复设备，所述时钟恢复设备还包括相位跳变检测器，所述相位跳变检测器响应于所述OFM相位以在检测到所述OFM相位超过步进时间阈值时断言“进行中步进时间”标志。6.根据权利要求5所述的时钟恢复设备，其中所述步进时间阈值为可编程的。7.根据权利要求5所述的时钟恢复设备，其中所述状态机控制器响应于预定条件而使所述PLL块转变为所述步进时间状态，所述预定条件包括激活传入分组流的存在以及所述“进行中步进时间”标志的断言。8.根据权利要求7所述的时钟恢复设备，其中所述预定义状态包括监测状态，在所述监测状态下，使用另一个激活分组流来执行累积相位的统计性估计。9.根据权利要求8所述的时钟恢复设备，其中所述预定条件还包括所述PLL块具有不是所述监测状态的先前状态。10.根据权利要求8所述的时钟恢复设备，其中在存在激活流的情况下并且在因所述OFM相位降至所述步进时间阈值以下而去除所述“进行中步进时间”...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：美高森美半导体无限责任公司，
类型：发明
国别省市：