振荡器电路及芯片制造技术

本申请公开了一种振荡器电路及芯片，涉及集成电路技术领域。所述振荡器电路包括振荡电阻、振荡电容、第一开关管电路、第二开关管电路、比较器、充放电电路和控制电路，第一开关管电路包括多个并联连接的第一开关管，第二开关管电路包括至少一个第二开关管；比较器的第一输入端通过第一开关管电路与振荡电阻的第一端连接，比较器的第二输入端通过第二开关管电路与振荡电容的第一端连接，比较器的输出端用于输出时钟信号；充放电电路与振荡电容连接，用于对振荡电容进行充放电；控制电路与比较器的输出端和充放电电路连接，用于根据时钟信号控制充放电电路对振荡电容进行充放电。本申请旨在降低片内时钟的温漂影响，提高芯片内时钟信号的精度。信号的精度。信号的精度。

【技术实现步骤摘要】
振荡器电路及芯片


[0001]本申请涉及集成电路
，尤其涉及一种振荡器电路及芯片。

技术介绍

[0002]在集成电路中，时钟信号一般由振荡器产生的。张弛振荡器是应用最为普遍的一种振荡器，其通过对电容充放电实现振荡信号输出，调节充放电电流或电容的大小能够调节振荡信号的频率。因此张弛振荡器因为功耗较低、频率易控、结构简单而被广泛的应用和研究。
[0003]现有一般采用带隙基准电路产生偏置电流或者偏置电压给张弛振荡器来抑制温漂，这种方案的缺点是对带隙基准电路的依赖性高，且张弛振荡器同时受其他共用带隙基准电路的影响，而为张弛振荡器单独设计带隙基准电路成本又太高。

技术实现思路

[0004]本申请提供了一种振荡器电路及芯片，旨在降低片内时钟的温漂影响，提高芯片内时钟信号的精度。
[0005]为实现上述目的，本申请提供的一种振荡器电路，所述振荡器电路包括振荡电阻、振荡电容、第一开关管电路、第二开关管电路、比较器、充放电电路和控制电路，所述振荡电阻的第一端连接预设电源电压，所述振荡电阻的第二端接地；所述振荡电容的第一端连接所述预设电源电压，所述振荡电容的第二端接地；所述第一开关管电路包括多个并联连接的第一开关管，所述第二开关管电路包括至少一个第二开关管；所述比较器的第一输入端通过所述第一开关管电路与所述振荡电阻的第一端连接，所述比较器的第二输入端通过所述第二开关管电路与所述振荡电容的第一端连接，所述比较器的输出端用于输出时钟信号；所述充放电电路与所述振荡电容连接，用于对所述振荡电容进行充放电；所述控制电路与所述比较器的输出端和所述充放电电路连接，用于根据所述时钟信号控制所述充放电电路对所述振荡电容进行充放电。
[0006]此外，为实现上述目的，本申请还提供一种芯片，所述芯片包括如上述所述的振荡器电路，所述振荡器电路用于向所述芯片中的时钟使用电路提供时钟信号。
[0007]上述振荡器电路及芯片，所述振荡电阻的第一端连接预设电源电压，所述振荡电阻的第二端接地；所述振荡电容的第一端连接所述预设电源电压，所述振荡电容的第二端接地；所述第一开关管电路包括多个并联连接的第一开关管，所述第二开关管电路包括至少一个第二开关管；所述比较器的第一输入端通过所述第一开关管电路与所述振荡电阻的第一端连接，所述比较器的第二输入端通过所述第二开关管电路与所述振荡电容的第一端连接，所述比较器的输出端用于输出时钟信号；所述充放电电路与所述振荡电容连接，用于对所述振荡电容进行充放电；所述控制电路与所述比较器的输出端和所述充放电电路连接，用于根据所述时钟信号控制所述充放电电路对所述振荡电容进行充放电。由此可以通过控制第一开关管电路中接入的第一开关管数量，使得比较器的第一输入端和第二输入端
输入的电流差为零温度特性，从而降低片内时钟的温漂影响，提高芯片内时钟信号的精度，可以保持时钟周期不变。
[0008]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
[0009]为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1为本申请实施例提供的一种振荡器电路的结构示意框图；
[0011]图2为本申请实施例提供的一种振荡器电路的结构示意图；
[0012]图3为本申请实施例提供的另一种振荡器电路的结构示意图；
[0013]图4为本申请实施例提供的另一种振荡器电路的结构示意图；
[0014]图5是本申请实施例提供的另一种振荡器电路的结构示意图；
[0015]图6为本申请实施例提供的另一种振荡器电路的结构示意图；
[0016]图7是本申请实施例提供的另一种振荡器电路的结构示意图。
[0017]主要元件及符号说明：
[0018]100、振荡器电路；
[0019]10、振荡电阻；
[0020]20、振荡电容；
[0021]30、第一开关管电路；31、第一开关管；32、第一开关；
[0022]40、第二开关管电路；41、第二开关管；
[0023]50、比较器；
[0024]60、充放电电路；61、第二开关；62、第三开关；
[0025]70、控制电路。
具体实施方式
[0026]为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0027]附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
[0028]本
技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
[0029]下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
[0030]在集成电路中，时钟信号一般由振荡器产生的。随着环境温度的变化，由于振荡电阻和振荡电容均会受温度影响，比如温度越高，振荡电阻的阻值会减小，振荡电容的容值会变大，由此会导致芯片的系统时钟出现频率的偏差，使得芯片内时钟信号的精度较低，无法输出稳定的时钟信号。
[0031]现有多采用晶体振荡器电路来抑制温漂，晶体振荡器电路抑制温漂具有很大优势，但由于晶体振荡器电路为外部时钟源电路，不能很好的集成在芯片内，且在产品设计时会增加晶体成本，因此该方案并不能满足集成电路需求以及成本需求。
[0032]而对于片内时钟电路，一般采用带隙基准电路产生偏置电流或者偏置电压给张弛振荡器来抑制温漂，这种方案的缺点是对带隙基准电路的依赖性高，且张弛振荡器同时受其他共用带隙基准电路的影响，而为张弛振荡器单独设计带隙基准电路成本又太高。
[0033]因此亟需设计一种成本较低的振荡器电路，从而降低片内时钟的温漂影响，提高芯片内时钟信号的精度，可以保持时钟周期不变。
[0034]本专利技术实施例提供一种振荡器电路及芯片。其中，该振荡器电路可应用于芯片中，从而降低片内时钟的温漂影响，提高芯片内时钟信号的精度，可以保持时钟周期不变。
[0035]请参照图1和图2，如图1所示，振荡器电路100包括振荡电阻10、振荡电容20、第一开关管电路30、第二开关管电路40、比较器50、充放电电路60和控制电路70。如图2所示，振荡电阻10的第一端连接预设电源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种振荡器电路，其特征在于，所述振荡器电路包括：振荡电阻，所述振荡电阻的第一端连接预设电源电压，所述振荡电阻的第二端接地；振荡电容，所述振荡电容的第一端连接所述预设电源电压，所述振荡电容的第二端接地；第一开关管电路和第二开关管电路，所述第一开关管电路包括多个并联连接的第一开关管，所述第二开关管电路包括至少一个第二开关管；比较器，所述比较器的第一输入端通过所述第一开关管电路与所述振荡电阻的第一端连接，所述比较器的第二输入端通过所述第二开关管电路与所述振荡电容的第一端连接，所述比较器的输出端用于输出时钟信号；充放电电路，所述充放电电路与所述振荡电容连接，用于对所述振荡电容进行充放电；控制电路，与所述比较器的输出端和所述充放电电路连接，用于根据所述时钟信号控制所述充放电电路对所述振荡电容进行充放电。2.根据权利要求1所述的振荡器电路，其特征在于，所述第一开关管电路还包括多个第一开关，各所述第一开关间隔设置在每两个所述第一开关管之间；所述控制电路与各所述第一开关连接，用于控制各所述第一开关的通断。3.根据权利要求1所述的振荡器电路，其特征在于，所述第一开关管和所述第二开关管为MOS管或三极管。4.根据权利要求3所述的振荡器电路，其特征在于，每个...

【专利技术属性】
技术研发人员：覃毅青，石道林，赵辉，刘成军，
申请(专利权)人：国民技术股份有限公司，
类型：新型
国别省市：