使用CMOS电路生成精确且PVT稳定的时间延迟或频率的方法技术

公开了一种使用CMOS电路来生成精确且PVT稳定的时间延迟或频率的方法。在一些实施方式中，方法包括：使用电阻模块在运算放大器的正输入端子处提供基准电压；将成对p型金属氧化物半导体(pMOS)晶体管的栅极和补偿电容器耦合到运算放大器的输出端子以生成第一偏置信号；以及将成对n型金属氧化物半导体(nMOS)晶体管耦合到运算放大器的负端子，以在负端子处生成第二偏置信号，其中该成对nMOS晶体管与CMOS延迟电路中的成对nMOS晶体管基本相同。CMOS延迟电路中的成对nMOS晶体管基本相同。CMOS延迟电路中的成对nMOS晶体管基本相同。

【技术实现步骤摘要】
【国外来华专利技术】使用CMOS电路生成精确且PVT稳定的时间延迟或频率的方法
[0001]优先权要求
[0002]本专利申请要求2019年12月20日提交的、题目为“METHOD OF GENERATING PRECISE AND PVT
‑
STABLE TIME DELAY OR FREQUENCY USING CMOS CIRCUITS”、申请号为16/722,572的优先权，其被转让给本申请的受让人，并且在此通过引用明确地并入本文。


[0003]本公开的方面总体上涉及延迟电路的偏置，并且更具体地涉及用于使用互补金属氧化物半导体(CMOS)电路生成精确且工艺
‑
电压
‑
温度(PVT)稳定的时间延迟或频率的装置和方法。

技术介绍

[0004]延迟电路是被配置成将信号延迟一定时间延迟的电路。延迟电路可以用于通过将信号延迟某个时间延迟来调整信号的时序。例如，可以使用多个延迟电路来构建延迟线以调整信号(例如，数据信号或时钟信号)的时序。延迟电路被广泛用于锁相环(PLL)、延迟锁定环(DLL)、基于本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：至少一个互补金属氧化物半导体(CMOS)延迟电路，所述至少一个CMOS延迟电路被配置成接收差分输入信号对并且在时间上的延迟之后生成差分输出信号对；以及偏置生成器，被配置成向所述至少一个CMOS延迟电路提供第一偏置信号和第二偏置信号，所述偏置生成器包括：运算放大器，具有输出、正输入端子和负输入端子，电阻模块，耦合在所述正输入端子与地之间，以及成对n型金属氧化物半导体(nMOS)晶体管，耦合在所述负输入端子与所述地之间，其中所述运算放大器的所述输出被配置成提供所述第一偏置信号，并且所述运算放大器的所述负输入端子被配置成提供所述第二偏置信号。2.根据权利要求1所述的装置，其中所述至少一个CMOS延迟电路包括第一支路，所述第一支路具有第一输入晶体管和第一成对nMOS晶体管，所述第一成对nMOS晶体管在所述第一输入晶体管的漏极与所述地之间彼此并联耦合。3.根据权利要求2所述的装置，其中所述至少一个CMOS延迟电路还包括第二支路，所述第二支路具有第二输入晶体管和第二成对nMOS晶体管，所述第二成对nMOS晶体管在所述第二输入晶体管的漏极与所述地之间彼此并联耦合，并且其中所述偏置生成器的所述成对nMOS晶体管、所述第一成对nMOS晶体管和所述第二成对nMOS晶体管基本相同。4.根据权利要求3所述的装置，其中所述至少一个CMOS延迟电路还包括偏置晶体管，所述偏置晶体管具有栅极、源极和漏极，所述栅极被配置成接收来自所述偏置生成器的所述第一偏置信号，并且所述源极被配置成接收电压供给。5.根据权利要求4所述的装置，其中所述偏置晶体管是p型金属氧化物半导体(pMOS)晶体管。6.根据权利要求4所述的装置，其中所述至少一个CMOS延迟电路还包括：第一启动开关，所述第一启动开关具有源极、漏极和栅极，所述第一启动开关的所述源极耦合到所述偏置晶体管的所述漏极，并且所述第一启动开关的所述漏极耦合到所述第一输入晶体管的源极；第二启动开关，所述第二启动开关具有源极、漏极和栅极，所述第二启动开关的所述源极耦合到所述偏置晶体管的所述漏极；以及辅助支路，所述辅助支路具有第一pMOS晶体管和第二pMOS晶体管，其中所述第一pMOS晶体管耦合在所述第二启动开关的所述漏极与所述第一输入晶体管的所述漏极之间，所述第二pMOS晶体管耦合在所述第二启动开关的所述漏极与所述第二输入晶体管的所述漏极之间。7.根据权利要求6所述的装置，其中所述辅助支路的所述第一pMOS晶体管的栅极被配置成接收低电压供给，并且所述辅助支路的所述第二pMOS晶体管的栅极被配置成接收来自所述偏置生成器的所述第二偏置信号。8.根据权利要求3所述的装置，其中所述第一成对nMOS晶体管的第一nMOS晶体管的栅极和所述第二成对nMOS晶体管的第二nMOS晶体管的栅极耦合在一起，并且被配置成接收来自所述偏置生成器的所述第二偏置信号。9.根据权利要求1所述的装置，其中所述延迟与所述电阻模块的等效电阻Rref成比例。
10.根据权利要求1所述的装置，其中所述电阻模块包括开关电容器电阻器，所述开关电容器电阻器具有彼此并联耦合的开关、具有电容C
SW
的第一电容器和具有电容C
H
的第二电容器。11.根据权利要求10所述的装置，其中所述至少一个CMOS延迟电路还包括：第一负载电容器，耦合在第一输出节点与所述地之间；以及第二负载电容器，耦合在第二输出节点与所述地之间，其中所述第一负载电容器和所述第二负载电容器具有基本相同的电容C
L
，并且所述延迟与C
L
与C
SW
的比率成比例。12.根据权利要求1所述的装置，其中所述至少一个CMOS延迟电路还包括用于微调所述延迟的电容器阵列，所述电容器阵列被配置成接收来自多个缓冲器的多个控制位，所述多个缓冲器被来自所述偏置生成器的所述第二偏置信号偏置。13.根据权利要求1所述的装置，其中所述电阻模块包括可变电阻器。14.一种环形振荡器，包括：多个互补金属氧化物半导体(CMOS)延迟电路，所述多个CMOS延迟电路彼此串联耦合以形成环，其中所述多个CMOS延迟电路中的每个CMOS延迟电路被配置成接收差分输入信号对并且在时间上的延迟之后生成差分输出信号对；以及偏置生成器，被配置成向所述多个CMOS延迟电路中的至少一个CMOS延迟电路提供第一偏置信号(pbias)和第二偏置信号(nbias)，所述至少一个偏置生成器包括：运算放大器，具有输出、正输入端子和负输入端子，电阻模块，耦合在所述正输入端子与地之间，以及成对n型金属氧化物半导体(nMOS)晶体管，耦合在所述负输入端子与所述地之间，其中所述运算放大器的所述输出被配置成提供所述第一偏置信号，并且所述运算放大器的所述负输入端子被配置成提供所述第二偏置...

【专利技术属性】
技术研发人员：吴争争，X，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：