半导体结构及其制备方法、存储器和存储系统技术方案

本发明专利技术提供了一种半导体结构及其制备方法、存储器和存储系统，半导体结构包括存储堆叠结构、沟道结构和第一共源极层，其中，沟道结构包括沟道层，沟道层沿第一方向贯穿并延伸出存储堆叠结构，且至少一个沟道结构内具有空隙，第一共源极层设置于存储堆叠结构上并与沟道层连接，且第一共源极层接触至少一个空隙，本发明专利技术一方面可以使得后续形成的第一共源极层和第二共源极层具有良好的表面平整性和较小的厚度，降低了后续研磨工艺中减薄并抛光第二共源极层的工艺难度，另一方面也防止了第一共源极层沿相反于第一方向的第二方向在空隙内延伸而对沟道结构的电学性能造成影响，保证了半导体结构的可靠性，同时，也有效地降低了形成第一共源极层的成本。形成第一共源极层的成本。形成第一共源极层的成本。

【技术实现步骤摘要】
半导体结构及其制备方法、存储器和存储系统


[0001]本专利技术涉及存储器
，尤其涉及一种半导体结构及其制备方法、存储器和存储系统。

技术介绍

[0002]随着电子技术的不断发展，3D NAND闪存存储器(3D NAND Flash)已被应用于越来越多的电子设备中，在制备3D NAND闪存存储器的过程中，需要形成共源极连接结构。
[0003]基于此，如何更好地形成上述共源极连接结构，是目前需要解决的问题。

技术实现思路

[0004]为了解决上述问题或其他问题，本专利技术提供了以下技术方案。
[0005]第一方面，本专利技术提供了一种半导体结构，所述半导体结构包括：
[0006]存储堆叠结构；
[0007]多个沟道结构，所述沟道结构包括沟道层，所述沟道层沿第一方向贯穿并延伸出所述存储堆叠结构，其中，至少一个所述沟道结构内具有空隙；以及，
[0008]第一共源极层，设置于所述存储堆叠结构上且与所述沟道层连接，所述第一共源极层接触至少一个所述空隙。
[0009]根据本专利技术一实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：存储堆叠结构；多个沟道结构，所述沟道结构包括沟道层，所述沟道层沿第一方向贯穿并延伸出所述存储堆叠结构，其中，至少一个所述沟道结构内具有空隙；以及，第一共源极层，设置于所述存储堆叠结构上且与所述沟道层连接，所述第一共源极层接触至少一个所述空隙。2.根据权利要求1所述的半导体结构，其特征在于，所述第一共源极层采用选择性外延生长的工艺形成。3.根据权利要求1所述的半导体结构，其特征在于，所述沟道结构还包括在所述第一方向上分别设置于所述沟道层以外和以内的功能层和绝缘层，所述功能层和所述绝缘层沿所述第一方向贯穿并延伸出所述存储堆叠结构，其中，所述功能层的顶面、所述绝缘层的顶面和所述沟道层的顶面切齐。4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括设置于所述第一共源极层上的第二共源极层。5.根据权利要求1所述的半导体结构，其特征在于，每个所述沟道结构具有与所述第一共源极层连接的顶表面，多个所述顶表面齐平。6.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括停止层，所述停止层位于所述存储堆叠结构与所述第一共源极层之间。7.一种半导体结构的制备方法，其特征在于，所述制备方法包括：在衬底上形成牺牲层、停止层、存储堆叠结构以及沿第一方向贯穿所述存储堆叠结构的多个沟道结构，其中，所述沟道结构具有沿所述第一方向延伸至所述牺牲层的端部，且至少一个所述沟道结构内具有空隙；研磨去除所述衬底和所述牺牲层，并停止于所述停止层，以露出至少一个所述空隙以及所述端部的沟道层；形成与所述沟道层连接且与被露出的所述空隙接触的第一共源极层。8.根据权利要求7所述的制备方法，其特征在于，采用选择性外延生长的工艺形成所述第一共源极层。9.根据权利要求7所述的制备方法，其特征在于，所述端部包括牺牲...

【专利技术属性】
技术研发人员：苗利娜，伍术，肖亮，李倩，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：