半导体结构及芯片制造技术

本公开提供一种半导体结构，包括：第一有源区和第二有源区，均沿第一方向延伸，在第二方向上具有第一宽度；第一字线驱动晶体管组，包括连接第一有源区的两个栅极介质区；第二字线驱动晶体管组，包括连接第一有源区的两个栅极介质区；第三字线驱动晶体管组，包括连接第二有源区的两个栅极介质区；第四字线驱动晶体管组，包括连接第二有源区的两个栅极介质区；其中，每个栅极介质区均沿第二方向延伸且在第一方向上具有第二宽度。本公开实施例可以改善字线驱动电路的版图布局，通过尺寸一致的有源区和尺寸一致的栅极介质区提高字线驱动电路的电荷传输能力。的电荷传输能力。的电荷传输能力。

【技术实现步骤摘要】
半导体结构及芯片


[0001]本公开涉及集成电路制造
，具体而言，涉及一种能够提高字线驱动电路传输性能的半导体结构，以及应用该半导体结构的芯片。

技术介绍

[0002]字线驱动电路是存储器中的重要电路。字线驱动电路通常包括多个字线驱动子电路，每个字线驱动子电路中一条主字线(Main
‑
WordLine，MWL)通过晶体管搭建的电路驱动多条子字线(Sub
‑
WordLine，SWL)，从而实现字线信号在存储器中的传递。在版图布局中，连接同一条主字线的电路通常集中布局，而多个字线驱动子电路也通常集中布局，这对版图设计提出了较高要求。
[0003]为了实现字线驱动电路的集中布局，通常对布线、布局做出相应调整，以在满足设计规范的同时下得到更好的电信号传输效果。而相关技术中的版图布局均存在不同问题，例如存在孤岛区域、信号线弯曲较多等问题，导致电信号传输效果的各种性能衰减。因此，需要一种具有更好的电信号传输效果的字线驱动电路的版图结构。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0005]本公开的目的在于提供一种半导体结构及应用该半导体结构的芯片，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的字线驱动电路版图布局导致电信号传输效果不佳的问题。
[0006]根据本公开的第一方面，提供一种半导体结构，包括：第一有源区，沿第一方向延伸，在第二方向上具有第一宽度，所述第二方向与所述第一方向垂直；第二有源区，沿所述第一方向延伸，在所述第二方向上具有所述第一宽度；第一字线驱动晶体管组，基于所述第一有源区形成，包括连接所述第一有源区的两个栅极介质区，一个所述栅极介质区连接主字线，另一个所述栅极介质区连接第一控制信号线；第二字线驱动晶体管组，基于所述第一有源区形成，包括连接所述第一有源区的两个栅极介质区，一个所述栅极介质区连接所述主字线，另一个所述栅极介质区连接第二控制信号线；第三字线驱动晶体管组，基于所述第二有源区形成，包括连接所述第二有源区的两个栅极介质区，一个所述栅极介质区连接所述主字线，另一个所述栅极介质区连接第三控制信号线；第四字线驱动晶体管组，基于所述第二有源区形成，包括连接所述第二有源区的两个栅极介质区，一个所述栅极介质区连接所述主字线，另一个所述栅极介质区连接第四控制信号线；其中，每个所述栅极介质区均沿所述第二方向延伸且在所述第一方向上具有第二宽度。
[0007]在本公开的一个示例性实施例中，所述第一字线驱动晶体管组包括第一晶体管和第二晶体管，所述第一晶体管的栅极为第一栅极介质区，所述第二晶体管的栅极为第二栅极介质区，所述第一有源区位于所述第一栅极介质区和所述第二栅极介质区之间的部分为
所述第一晶体管和所述第二晶体管的共同漏极；第二字线驱动晶体管组，包括第三晶体管和第四晶体管，所述第三晶体管的栅极为第三栅极介质区，所述第四晶体管的栅极为第四栅极介质区，所述第一有源区位于所述第三栅极介质区和所述第四栅极介质区之间的部分为所述第三晶体管和所述第四晶体管的共同漏极；第三字线驱动晶体管组，包括第五晶体管和第六晶体管，所述第五晶体管的栅极为第五栅极介质区，所述第六晶体管的栅极为第六栅极介质区，所述第二有源区位于所述第五栅极介质区和所述第六栅极介质区之间的部分为所述第五晶体管和所述第六晶体管的共同漏极；第四字线驱动晶体管组，包括第七晶体管和第八晶体管，所述第七晶体管的栅极为第七栅极介质区，所述第八晶体管的栅极为第八栅极介质区，所述第二有源区位于所述第七栅极介质区和所述第八栅极介质区之间的部分为所述第七晶体管和所述第八晶体管的共同漏极。
[0008]在本公开的一个示例性实施例中，第一栅极介质区、第二栅极介质区、第三栅极介质区、第四栅极介质区顺次在所述第一有源区上沿所述第一方向平行设置，所述第五栅极介质区、所述第六栅极介质区、所述第七栅极介质区、所述第八栅极介质区顺次在所述第二有源区上沿所述第一方向平行设置，所述第一栅极介质区、所述第四栅极介质区、所述第五栅极介质区、所述第八栅极介质区连接所述主字线。
[0009]在本公开的一个示例性实施例中，所述第一栅极介质区和所述第五栅极介质区连接，所述第四栅极介质区和所述第八栅极介质区连接，所述第一栅极介质区和所述第五栅极介质区在所述第一方向上具有第一间距，所述第四栅极介质区和所述第八栅极介质区在所述第一方向上具有所述第一间距。
[0010]在本公开的一个示例性实施例中，所述第二栅极介质区与所述第六栅极介质区在所述第一方向上具有所述第一间距，所述第三栅极介质区与所述第七栅极介质区在所述第一方向上具有所述第一间距。
[0011]在本公开的一个示例性实施例中，所述第一栅极介质区和所述第五栅极介质区通过第一连接结构连接，所述第一连接结构沿所述第二方向延伸，在所述第一方向上具有第三宽度，所述第三宽度小于所述第二宽度；所述第四栅极介质区和所述第八栅极介质区通过第二连接结构连接，所述第二连接结构沿所述第二方向延伸，在所述第一方向上具有所述第三宽度。
[0012]在本公开的一个示例性实施例中，所述第一连接结构在所述第一方向上的第一边沿与所述第一栅极介质区在所述第一方向上的第一边沿齐平，所述第一连接结构在所述第一方向上的第二边沿与所述第五栅极介质区在所述第一方向上的第二边沿齐平；所述第二连接结构在所述第一方向上的第一边沿与所述第四栅极介质区在所述第一方向上的第一边沿齐平，所述第二连接结构在所述第一方向上的第二边沿与所述第八栅极介质区在所述第一方向上的第二边沿齐平。
[0013]在本公开的一个示例性实施例中，所述第一控制信号线与所述第二控制信号线为同一信号线，所述第三控制信号线与所述第四控制信号线为同一信号线，所述第二栅极介质区与所述第三栅极介质区连接，所述第六栅极介质区与所述第七栅极介质区连接。
[0014]在本公开的一个示例性实施例中，所述第二栅极介质区与所述第三栅极介质区通过第三连接结构连接，所述第三连接结构沿所述第一方向延伸，在所述第二方向上位于所述第一有源区背离所述第二有源区的一侧；所述第六栅极介质区与所述第七栅极介质区通
过第四连接结构连接，所述第四连接结构沿所述第一方向延伸，在所述第二方向上位于所述第二有源区背离所述第一有源区的一侧。
[0015]在本公开的一个示例性实施例中，所述第三连接结构连接所述第二栅极介质区的第一端与所述第三栅极介质区的第一端，所述第四连接结构连接所述第六栅极介质区的第二端与所述第七栅极介质区的第二端。
[0016]在本公开的一个示例性实施例中，所述第一晶体管和所述第二晶体管的共同漏极通过第一导线连接所述第一字线驱动晶体管组对应的第一子字线，所述第三晶体管和所述第四晶体管的共同漏极通过第二导线连接所述第二字线驱动晶体管组对应的第二子字线，所述第一导线和所述第二导线在所述第一方向上平行，且所述第一导线和所述第二导线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：第一有源区，沿第一方向延伸，在第二方向上具有第一宽度，所述第二方向与所述第一方向垂直；第二有源区，沿所述第一方向延伸，在所述第二方向上具有所述第一宽度；第一字线驱动晶体管组，基于所述第一有源区形成，包括连接所述第一有源区的两个栅极介质区，一个所述栅极介质区连接主字线，另一个所述栅极介质区连接第一控制信号线；第二字线驱动晶体管组，基于所述第一有源区形成，包括连接所述第一有源区的两个栅极介质区，一个所述栅极介质区连接所述主字线，另一个所述栅极介质区连接第二控制信号线；第三字线驱动晶体管组，基于所述第二有源区形成，包括连接所述第二有源区的两个栅极介质区，一个所述栅极介质区连接所述主字线，另一个所述栅极介质区连接第三控制信号线；第四字线驱动晶体管组，基于所述第二有源区形成，包括连接所述第二有源区的两个栅极介质区，一个所述栅极介质区连接所述主字线，另一个所述栅极介质区连接第四控制信号线；其中，每个所述栅极介质区均沿所述第二方向延伸且在所述第一方向上具有第二宽度。2.如权利要求1所述的半导体结构，其特征在于，所述第一字线驱动晶体管组包括第一晶体管和第二晶体管，所述第一晶体管的栅极为第一栅极介质区，所述第二晶体管的栅极为第二栅极介质区，所述第一有源区位于所述第一栅极介质区和所述第二栅极介质区之间的部分为所述第一晶体管和所述第二晶体管的共同漏极；第二字线驱动晶体管组，包括第三晶体管和第四晶体管，所述第三晶体管的栅极为第三栅极介质区，所述第四晶体管的栅极为第四栅极介质区，所述第一有源区位于所述第三栅极介质区和所述第四栅极介质区之间的部分为所述第三晶体管和所述第四晶体管的共同漏极；第三字线驱动晶体管组，包括第五晶体管和第六晶体管，所述第五晶体管的栅极为第五栅极介质区，所述第六晶体管的栅极为第六栅极介质区，所述第二有源区位于所述第五栅极介质区和所述第六栅极介质区之间的部分为所述第五晶体管和所述第六晶体管的共同漏极；第四字线驱动晶体管组，包括第七晶体管和第八晶体管，所述第七晶体管的栅极为第七栅极介质区，所述第八晶体管的栅极为第八栅极介质区，所述第二有源区位于所述第七栅极介质区和所述第八栅极介质区之间的部分为所述第七晶体管和所述第八晶体管的共同漏极。3.如权利要求2所述的半导体结构，其特征在于，第一栅极介质区、第二栅极介质区、第三栅极介质区、第四栅极介质区顺次在所述第一有源区上沿所述第一方向平行设置，所述第五栅极介质区、所述第六栅极介质区、所述第七栅极介质区、所述第八栅极介质区顺次在所述第二有源区上沿所述第一方向平行设置，所述第一栅极介质区、所述第四栅极介质区、所述第五栅极介质区、所述第八栅极介质区连接所述主字线。
4.如权利要求3所述的半导体结构，其特征在于，所述第一栅极介质区和所述第五栅极介质区连接，所述第四栅极介质区和所述第八栅极介质区连接，所述第一栅极介质区和所述第五栅极介质区在所述第一方向上具有第一间距，所述第四栅极介质区和所述第八栅极介质区在所述第一方向上具有所述第一间距。5.如权利要求4所述的半导体结构，其特征在于，所述第二栅极介质区与所述第六栅极介质区在所述第一方向上具有所述第一间距，所述第三栅极介质区与所述第七栅极介质区在所述第一方向上具有所述第一间距。6.如权利要求4所述的半导体结构，其特征在于，所述第一栅极介质区和所述第五栅极介质区通过第一连接结构连接，所述第一连接结构沿所述第二方向延伸，在所述第一方向上具有第三宽度，所述第三宽度小于所述第二宽度；所述第四栅极介质区和所述第八栅极介质区通过第二连接结构连接，所述第二连接结构沿所述第二方向延伸，在所述第一方向上具有所述第三宽度。7.如权利要求6所述的半导体结构，其特征在于，所述第一连接结构在所述第一方向上的第一边沿与所述第一栅极介质区在所述第一方向...

【专利技术属性】
技术研发人员：石昊凡，朴相弼，车载龙，李中和，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：