可降低寄生电感的开关制造技术

本发明专利技术提出一种可降低寄生电感的开关。可降低寄生电感的开关包括半导体元件、第一顶层导线以及第二顶层导线。其中第二顶层导线，用以电连接电源输入端与半导体元件的电流流入端，且第一顶层导线的第一部分与第二顶层导线的第二部分平行相邻排列。其中，当半导体元件导通时，输入电流由电源输入端流出并分为第一电流与第二电流。其中，第一电流与第二电流分别流经第一部分与第二部分，且第一电流与第二电流分别流经第一部分与第二部分时，彼此反向，以降低第一顶层导线与第二顶层导线的一第一叠加寄生电感。一叠加寄生电感。一叠加寄生电感。

Switch capable of reducing parasitic inductance

【技术实现步骤摘要】
可降低寄生电感的开关


[0001]本专利技术涉及一种可降低寄生电感的开关，特别涉及一种用于切换式电源供应电路的可降低寄生电感的开关。

技术介绍

[0002]图1显示一种典型的降压型切换式电源供应电路10的电路示意图。降压型切换式电源供应电路10包括控制电路1与功率级电路2。如图1所示，功率级电路2包括上桥开关11、下桥开关12与电感13。上桥开关11与下桥开关12分别根据上桥信号UG与下桥信号LG而切换，以将输入电压Vin转换为输出电压Vout；并产生电感电流IL，其经由相位节点PH，流经电感13，以供应电源予负载电路3。
[0003]图2A显示上桥开关11的俯视示意图。图2B显示上桥开关11沿着图2A的剖线AA
’
取得的剖视示意图，而图2C显示上桥开关11沿着图2A的剖线BB
’
取得的剖视示意图。请同时参照图1及图2A
‑
图2B，当上桥开关11导通(亦即上桥开关11中的半导体元件110的栅极117电连接至高位准电压)，输入电流Iin自电源输入端120流出，并分为子电流Iin11及Iin12如图2B所示，其中输入电流Iin的子电流Iin11从金属导线121经过金属插塞(plug)122a及金属导线123a流至漏极119，而输入电流Iin的子电流Iin12从金属导线121经过金属插塞122b及金属导线123b流至漏极119
’
。当上桥开关11保持导通，参照图1及图2C，导通电流Ic1从漏极119经由半导体层内所形成的通道流至源极118，接着从源极118流至金属插塞127a、金属导线126及金属插塞125；而导通电流Ic2从漏极119
’
经由半导体层内所形成的另一通道流至源极118
’
，接着从源极118
’
流至金属插塞127b、金属导线126及金属插塞125。导通电流Ic1及Ic2合并为电感电流IL，电感电流IL最后经由金属导线124流至相位节点PH。
[0004]如图2A所示，先前技术为了将上桥开关11的尺寸尽可能地缩小，以降低制造成本与提高操作效率，而将金属导线121与124，相邻排列并尽可能地彼此靠近；然而，根据安培环路定律(Amp
è
re's circuital law)，上桥开关11导通时，流经平行的金属导线121及124中输入电流Iin及电感电流IL的方向相同(由俯视图2A视之，输入电流Iin及电感电流IL都由右往左流动，如图中虚线空心箭头所示意)，而其分别所产生的寄生电感方向相同，叠加后，将使上桥开关11操作转换率(slew rate)受到限制。
[0005]有鉴于此，本专利技术提出一种能够降低金属导线中的寄生电感的开关。

技术实现思路

[0006]于一观点中，本专利技术提供了一种可降低寄生电感的开关，其包括：一半导体元件，用以根据一控制电压而决定电连接其中的一电流流入端与一电流流出端，以导通该半导体元件；一第一顶层导线，用以电连接一电源输入端与该电流流入端；以及一第二顶层导线，用以电连接该电源输入端与该电流流入端，其中该第二顶层导线与该第一顶层导线形成于同一高度，且该第一顶层导线的一第一部分与该第二顶层导线的一第二部分平行相邻排列；其中，当该半导体元件在一导通操作中，一输入电流由该电源输入端流出并分为一第一
电流与一第二电流；其中，该第一电流与该第二电流分别流经该第一部分与该第二部分，且该第一电流与该第二电流分别流经该第一部分与该第二部分时，彼此反向，以降低该第一顶层导线与该第二顶层导线的一第一叠加寄生电感。
[0007]于一实施例中，该可降低寄生电感的开关还包括：一第三顶层导线，用以电连接该电流流出端与一节点；以及一第四顶层导线，用以电连接该电流流出端与该节点，其中该第四顶层导线与该第三顶层导线形成于同一高度，且该第三顶层导线的一第三部分与该第四顶层导线的一第四部分平行相邻排列；其中，当该半导体元件在该导通操作中，该输入电流由该电流流出端流出并分为一第三电流与一第四电流；其中，该第三电流与该第四电流分别流经该第三部分与该第四部分，且该第三电流与该第四电流分别流经该第三部分与该第四部分时，彼此反向，以降低该第三顶层导线与该第四顶层导线的一第二叠加寄生电感。
[0008]于一实施例中，该第三顶层导线与该第二顶层导线形成于同一高度，且该第三顶层导线的该第三部分与该第二顶层导线的该第二部分平行相邻排列；其中，该第三电流与该第二电流分别流经该第三部分与该第二部分时，彼此反向，以降低该第三顶层导线与该第二顶层导线的一第三叠加寄生电感。
[0009]于一实施例中，该可降低寄生电感的开关为一降压型切换式电源供应电路中的一上桥开关。
[0010]于一实施例中，该可降低寄生电感的开关为一升压型切换式电源供应电路中的一下桥开关。
[0011]于一实施例中，该半导体元件为一横向扩散金属氧化物半导体(Lateral Diffused Metal Oxide Semiconductor,LDMOS)元件。
[0012]于一实施例中，该LDMOS元件包括：一阱区，具有一第一导电型，形成于一半导体层中；一本体区，具有一第二导电型，形成于该半导体层中，该本体区与该阱区在一通道方向上连接；一栅极，形成于该半导体层上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该半导体元件在该导通操作中的一反转电流通道；以及一源极与一漏极，具有该第一导电型，该源极与该漏极分别位于该栅极的外部不同侧下方的该本体区中与该阱区中，且于该通道方向上，一漂移区位于该漏极与该本体区之间的该阱区中，用以作为该半导体元件在该导通操作中的一漂移电流通道。
[0013]于一实施例中，该第一顶层导线、该第二顶层导线、该第三顶层导线与该第四顶层导线形成于同一高度，且该电源输入端与该节点形成于同一高度。
[0014]于一实施例中，该半导体元件包括一第一LDMOS元件与一第二LDMOS元件，该第一LDMOS元件与该第二LDMOS元件共享同一本体区与同一本体极，且该第一LDMOS元件与该第二LDMOS元件彼此镜像排列。
[0015]于一实施例中，该第一顶层导线与该第二顶层导线由俯视图视之，于一通道方向上，跨越该第一LDMOS元件与该第二LDMOS元件各自的一阱区、该本体区、该本体极、一栅极、一源极与一漏极。
[0016]本专利技术的一优点为本专利技术可降低金属导线中的寄生电感。
[0017]以下通过具体实施例详加说明，会更容易了解本专利技术的目的、
技术实现思路
、特点及其所实现的功效。
附图说明
[0018]图1显示一已知的降压型切换式电源供应电路的电路示意图。
[0019]图2A是显示用于已知的降压型切换式电源供应电路的功率级中，用以作为上桥开关的半导体元件的俯视示意图。
[0020]图2B是图2A沿着剖线AA
’
取得的半导体元件的剖视示意图。
[0021]图2C是图2A沿着剖线BB
’
取本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可降低寄生电感的开关，包含：一半导体元件，用以根据一控制电压而决定电连接其中的一电流流入端与一电流流出端，以导通该半导体元件；一第一顶层导线，用以电连接一电源输入端与该电流流入端；以及一第二顶层导线，用以电连接该电源输入端与该电流流入端，其中该第二顶层导线与该第一顶层导线形成于同一高度，且该第一顶层导线的一第一部分与该第二顶层导线的一第二部分平行相邻排列；其中，当该半导体元件在一导通操作中，一输入电流由该电源输入端流出并分为一第一电流与一第二电流；其中，该第一电流与该第二电流分别流经该第一部分与该第二部分，且该第一电流与该第二电流分别流经该第一部分与该第二部分时，彼此反向，以降低该第一顶层导线与该第二顶层导线的一第一叠加寄生电感。2.如权利要求1所述的可降低寄生电感的开关，其中，还包含：一第三顶层导线，用以电连接该电流流出端与一节点；以及一第四顶层导线，用以电连接该电流流出端与该节点，其中该第四顶层导线与该第三顶层导线形成于同一高度，且该第三顶层导线的一第三部分与该第四顶层导线的一第四部分平行相邻排列；其中，当该半导体元件在该导通操作中，一导通电流由该电流流出端流出并分为一第三电流与一第四电流；其中，该第三电流与该第四电流分别流经该第三部分与该第四部分，且该第三电流与该第四电流分别流经该第三部分与该第四部分时，彼此反向，以降低该第三顶层导线与该第四顶层导线的一第二叠加寄生电感。3.如权利要求2所述的可降低寄生电感的开关，其中，该第三顶层导线与该第二顶层导线形成于同一高度，且该第三顶层导线的该第三部分与该第二顶层导线的该第二部分平行相邻排列；其中，该第三电流与该第二电流分别流经该第三部分与该第二部分时，彼此反向，以降低该第三顶层导线与该第二顶层导线的一第三叠加寄生电感。4.如权利要求1所述的可降低寄生电感的开关，其中，该可...

【专利技术属性】
技术研发人员：游焜煌，陈建馀，廖庭维，翁武得，邱建维，胡永中，杨大勇，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：