三维NAND存储器及其制造方法技术

本公开提供了一种用于形成三维(3D)存储器器件的方法。该方法包括：在衬底(330)之上设置交替电介质堆叠体(654)，其中交替电介质堆叠体(654)包括交替堆叠在衬底(330)上的第一电介质层(656)和第二电介质层(658)。该方法还包括：形成穿透交替电介质堆叠体(654)并延伸到衬底(330)中的沟道结构(761)，其中沟道结构(761)包括设置在存储器膜(337)的侧壁上的沟道层(338)。该方法还包括：去除衬底(330)及存储器膜(337)的延伸到衬底(330)中的部分，以暴露沟道层(338)的部分；以及在沟道层(338)的暴露部分上设置阵列公共源极(ACS)(1280)。露部分上设置阵列公共源极(ACS)(1280)。露部分上设置阵列公共源极(ACS)(1280)。

【技术实现步骤摘要】
【国外来华专利技术】三维NAND存储器及其制造方法
[0001]对相关申请的交叉引用以及通过引用并入
[0002]本申请要求于2021年3月23日提交的中国专利申请No.202110306440.X的优先权，其全部内容通过引用并入本文。


[0003]本公开总体上涉及半导体
，并且更具体地，涉及三维NAND闪存存储器及其制造方法。

技术介绍

[0004]随着存储器器件缩小到更小的管芯尺寸以降低制造成本并增大存储密度，由于工艺技术限制和可靠性问题，平面存储器单元的缩放面临挑战。三维(3D)存储器架构可以解决平面存储器单元的密度和性能限制。
[0005]在3D NAND闪存存储器中，可以垂直堆叠多层存储器单元，从而可以大大增大单位面积的存储密度。垂直堆叠的层数可以大大增加，以进一步增大存储容量。然而，高深宽比结构的制造可能非常具有挑战性。例如，穿过堆叠结构蚀刻沟道孔，其中存储器膜和沟道层可以设置在沟道孔的侧壁上。为了形成至沟道层的源极触点，需要去除沟道孔底部的存储器膜。然而，在不损坏侧壁上的沟道层的情况下从沟道孔的底部去除存储器膜是有问题的。沟道层中的针孔可能导致可靠性问题并降低产品良率。因此，需要提供一种用于形成至沟道层的源极触点的方法。

技术实现思路

[0006]本公开描述了三维(3D)存储器器件及其形成方法的实施例。
[0007]本公开的一个方面提供一种用于形成三维(3D)存储器器件的方法。该方法包括：在衬底上顺序地形成第一蚀刻停止层、第二蚀刻停止层和交替电介质堆叠体；形成穿透交替电介质堆叠体并延伸到衬底中的沟道孔；在沟道孔的侧壁上设置存储器膜并且然后设置沟道层，以形成沟道结构；去除衬底并停止在第一蚀刻停止层上，以暴露存储器膜的延伸到衬底中的部分；去除第一蚀刻停止层以及存储器膜的暴露部分并停止在第二蚀刻停止层上，以暴露沟道层的延伸到衬底中的部分；以及在第二蚀刻停止层的远离交替电介质堆叠体的背面上形成阵列公共源极(ACS)以覆盖沟道层的暴露部分。
[0008]在一些实施例中，第一蚀刻停止层包括氧化硅并且第二蚀刻停止层包括多晶硅。
[0009]在一些实施例中，衬底包括处理晶片、绝缘体层(例如，牺牲氧化硅层)和半导体层(例如，牺牲多晶硅层)。
[0010]在一些实施例中，去除衬底并停止在第一蚀刻停止层上包括通过湿法蚀刻去除衬底。
[0011]在一些实施例中，去除第一蚀刻停止层和存储器膜的暴露部分包括通过湿法蚀刻去除第一蚀刻停止层和存储器膜的暴露部分。
[0012]在一些实施例中，交替电介质堆叠体包括阶梯区域，并且该方法还包括在阶梯区域中形成虚设沟道孔，其中虚设沟道孔穿透交替电介质堆叠体的至少一部分并延伸到衬底中。
[0013]在一些实施例中，交替电介质堆叠体包括交替堆叠的第一电介质层和第二电介质层(即，牺牲层)。该方法还包括形成穿透交替电介质堆叠体并延伸到衬底中的缝隙开口，其中缝隙开口远离沟道结构；通过缝隙开口去除牺牲层以形成横向隧道；在横向隧道内部形成导电层；以及在缝隙开口内部设置绝缘材料以形成缝隙结构。
[0014]在一些实施例中，在横向隧道内部形成导电层包括在横向隧道和缝隙开口的侧壁上设置栅极电介质层；以及在横向隧道内部的栅极电介质层上设置栅极粘附层。
[0015]在一些实施例中，衬底还包括被绝缘层覆盖的外围区域。该方法还包括在外围区域中形成穿透前绝缘层并延伸到衬底中的穿硅过孔(TSV)。
[0016]在一些实施例中，形成TSV包括形成覆盖TSV的侧壁的TSV界面层。
[0017]在一些实施例中，该方法还包括通过湿法蚀刻工艺顺序地去除衬底和第一蚀刻停止层以暴露虚设沟道孔的延伸到衬底中的部分、缝隙结构的延伸到衬底中的部分、以及TSV的延伸到衬底中的部分。
[0018]在一些实施例中，在第二蚀刻停止层的背面上形成ACS包括设置ACS以覆盖虚设沟道孔的延伸到衬底中的暴露部分、缝隙结构的延伸到衬底中的暴露部分、以及TSV的延伸到衬底中的暴露部分。
[0019]在一些实施例中，形成ACS还包括：在第二蚀刻停止层的背面上设置第一多晶硅层；对第一多晶硅层进行掺杂和退火；在第一多晶硅层的远离交替电介质堆叠体的背面上设置第二多晶硅层；以及对第二多晶硅层进行掺杂和退火。
[0020]在一些实施例中，该方法还包括在ACS的远离交替电介质堆叠体的背面上形成层间电介质层。
[0021]在一些实施例中，形成层间电介质层包括在ACS的远离交替电介质堆叠体的背面上形成电介质填充层；在电介质填充层中形成穿透ACS的背面深沟槽隔离部(BDTI)；去除电介质填充层的对应于沟道结构的部分以形成第一接触开口以暴露ACS；以及去除电介质填充层的对应于TSV的部分以形成第二接触开口以暴露TSV。
[0022]在一些实施例中，该方法还包括在层间电介质层上形成远离交替电介质堆叠体的背面互连层。
[0023]在一些实施例中，形成背面互连层包括在第一接触开口和第二接触开口内部设置导电材料并覆盖层间电介质层的远离交替电介质堆叠体的背面以在第一接触开口内部形成ACS接触结构并且在第二接触开口内部形成TSV接触结构；以及在ACS接触结构与TSV接触结构之间形成隔离间隔。
[0024]本公开的另一方面提供了一种三维(3D)存储器器件。3D存储器器件包括阵列公共源极(ACS)；ACS的第一侧上的交替导电层和电介质层的膜堆叠体；以及穿透膜堆叠体并延伸到ACS中的沟道结构。每个沟道结构包括芯填充膜；覆盖芯填充膜的侧壁的沟道层；以及设置在沟道层的穿透膜堆叠体的部分上的存储器膜。ACS围绕沟道层的从膜堆叠体延伸到ACS中的部分，使得ACS连接到沟道层的从膜堆叠体延伸到ACS中的部分。
[0025]在一些实施例中，ACS包括p型或n型掺杂多晶硅层。
[0026]在一些实施例中，交替导电层和电介质层的膜堆叠体包括阶梯区域。
[0027]在一些实施例中，3D存储器器件还包括穿透膜堆叠体的至少一部分并延伸到ACS中的虚设沟道孔。ACS围绕虚设沟道孔的从膜堆叠体延伸到ACS中的部分。
[0028]在一些实施例中，3D存储器器件还包括穿透膜堆叠体并延伸到ACS中的缝隙结构(即，栅极线缝隙)。缝隙结构远离沟道结构，并且ACS围绕缝隙结构的从膜堆叠体延伸到ACS的一部分。
[0029]在一些实施例中，缝隙结构包括设置在缝隙结构的侧壁上的栅极电介质层。
[0030]在一些实施例中，膜堆叠体还包括覆盖导电层的侧壁的栅极电介质层。膜堆叠体还包括设置在栅极电介质层和导电层之间的栅极粘附层。
[0031]在一些实施例中，3D存储器器件还包括被绝缘层覆盖的外围区域。外围区域在ACS的更靠近膜堆叠体的正面上。3D存储器器件还包括穿透外围区域中的绝缘层的穿硅过孔(TSV)。TSV不与ACS接触。
[0032]在一些实施例中，TSV包括TSV界面层。
[0033]在一些实施例中，3D存储器器件还包括在ACS的远离膜本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成三维(3D)存储器器件的方法，包括：在衬底之上设置交替电介质堆叠体，其中，所述交替电介质堆叠体包括交替堆叠在所述衬底上的第一电介质层和第二电介质层；形成穿透所述交替电介质堆叠体并延伸到所述衬底中的沟道结构，其中，所述沟道结构包括设置在存储器膜的侧壁上的沟道层；去除所述衬底和所述存储器膜的延伸到所述衬底中的部分，以暴露所述沟道层的部分；以及在所述沟道层的暴露部分上设置阵列公共源极(ACS)。2.根据权利要求1所述的方法，还包括：在所述衬底上设置第一蚀刻停止层；在所述第一蚀刻停止层上设置第二蚀刻停止层；以及在所述第二蚀刻停止层上设置所述交替电介质堆叠体。3.根据权利要求2所述的方法，其中，去除所述衬底和所述存储器膜的延伸到所述衬底中的所述部分包括：对所述衬底的去除停止于所述第一蚀刻停止层上，以暴露所述存储器膜延伸到所述衬底中的部分；以及对所述第一蚀刻停止层和所述存储器膜的暴露部分的去除停止于所述第二蚀刻停止层上，以暴露所述沟道层的所述部分。4.根据权利要求1所述的方法，还包括：形成ACS接触结构以接触所述ACS的背面，其中，所述ACS的所述背面为远离所述第一电介质层的一侧。5.根据权利要求1所述的方法，还包括：在所述衬底之上设置覆盖所述交替电介质堆叠体的绝缘层。6.根据权利要求5所述的方法，还包括：在外围区域中形成穿硅过孔(TSV)，其中，所述TSV穿透所述绝缘层并延伸到所述衬底中。7.根据权利要求6所述的方法，还包括：从所述绝缘层的背面形成TSV接触结构以接触所述TSV，其中，所述绝缘层的所述背面为远离所述第一电介质层的一侧。8.根据权利要求7所述的方法，其中，形成所述TSV接触结构包括通过所述TSV将所述TSV接触结构与所述外围区域中的外围器件电连接。9.根据权利要求1所述的方法，还包括：在所述交替电介质堆叠体中形成阶梯结构。10.根据权利要求9所述的方法，还包括：形成穿透所述阶梯结构并延伸到所述衬底中的虚设沟道结构；去除所述衬底以暴露所述虚设沟道结构的延伸到所述衬底中的部分；以及在所述虚设沟道结构的暴露部分上设置所述ACS。11.根据权利要求1所述的方法，还包括：形成穿透所述交替电介质堆叠体并延伸到所述衬底中的栅极线缝隙(GLS)开口；
用导电层替换所述第二电介质层以形成交替导电层和电介质层的膜堆叠体，其中，所述膜堆叠体包括交替堆叠在所述衬底上的所述导电层和所述第一电介质层；以及在所述GLS开口内部设置GLS填充物以形成GLS。12.根据权利要求11所述的方法，还包括：去除所述衬底以暴露所述GLS的延伸到所述衬底中的部分；以及将所述ACS设置在所述GLS的暴露部分上。13.一种三维(3D)存储器器件，包括：阵列公共源极(ACS)；交替导电层和电介质层的膜堆叠体，包括交替堆叠在所述ACS的第一侧上的导电层和第一电介质层；背面互连层，其设置在所述ACS的与所述第一侧相对的第二侧上，其中，所述背面互连层包括ACS接触结构；以及穿透所述膜堆叠体的存储器串，所述存储器串包括：沟道层，包括：被存储器膜覆盖的第一部分；以及与所述ACS接触并电连接到所述ACS接触结构的第二部分。14.根据权利要求13所述的3D存储器器件，还包括：设置在所述膜堆叠体和所述ACS的所述第一侧上的绝缘层。15.根据权利要求14所述的3D存储器器件，还包括：穿透所述绝缘层的穿硅过孔(TSV)，其中，所述背面互连层包括电连接到所述TSV的TSV接触结构。16.根据权利要求15所述的3D存储器器件，其中，所述TSV接触结构经由所述TSV电连接到外围器件。17.根据权利要求15所述的3D存储器器件，其中，所述背面互连层还包括在所述TSV接触结构与所述ACS接...

【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：