存储系统、以及三维存储器及其制备方法技术方案

存储系统、以及三维存储器及其制备方法。本公开提供了一种三维存储器及其制备方法。本公开还提供了一种存储系统。根据本公开的三维存储器包括：堆叠结构，包括交替堆叠的绝缘层和栅极层，堆叠结构还包括台阶区，台阶区包括沿第一方向排布的多个分区，相邻的两个分区之间具有分界区，每个分区包括沿第二方向设置的多级台阶；在所述分界区内，相邻台阶的交界部位构成交界结构；第一方向与第二方向相互交叉，且分别与绝缘层和栅极层的堆叠方向垂直；以及栅线缝隙结构，栅线缝隙结构贯穿堆叠结构；其中部分栅线缝隙结构位于分界区、并贯穿至少一个交界结构。至少一个交界结构。至少一个交界结构。

Storage system, three-dimensional memory and its preparation method

【技术实现步骤摘要】
存储系统、以及三维存储器及其制备方法


[0001]本申请涉及半导体器件领域，更具体地，涉及存储系统、以及三维存储器及其制备方法。

技术介绍

[0002]三维存储器件的存储密度大、存储量高，在近些年得到了不断地发展。例如3D NAND型存储器得到了越来越广泛的应用。
[0003]一般来说，在3D NAND结构中，通过交替堆叠的多层栅极层和多层绝缘层形成堆叠结构，堆叠结构的台阶区形成有多级台阶，各栅极层可通过在对应的各台阶上形成的接触部(Contact,CT)引出。通常，为简化工艺，台阶区会设置为分区台阶结构(Staircase Divide Scheme,SDS)，但由于其结构以及工艺的影响，易导致例如栅极层间短接等问题，从而影响器件性能和生产良率。

技术实现思路

[0004]本申请的一个或多个实施方式提供了可至少部分地解决相关技术中存在的上述问题的存储系统、以及三维存储器及其制备方法。
[0005]本申请的一方面提供了一种三维存储器，该三维存储器包括：堆叠结构，包括交替堆叠的绝缘层和栅极层，所述堆叠结构还包括台阶区，所述台阶区包括沿第一方向排布的多个分区，相邻的两个所述分区之间具有分界区，每个所述分区包括沿第二方向设置的多级台阶；在所述分界区内，相邻台阶的交界部位构成交界结构；所述第一方向与所述第二方向相互交叉，且分别与所述绝缘层和所述栅极层的堆叠方向垂直；以及栅线缝隙结构，所述栅线缝隙结构贯穿所述堆叠结构；其中部分所述栅线缝隙结构位于所述分界区、并贯穿至少一个所述交界结构。
[0006]在本申请的一个实施方式中，位于所述分界区的所述栅线缝隙结构，长度沿所述第二方向延伸。
[0007]在本申请的一个实施方式中，位于所述分界区的所述栅线缝隙结构在相邻的两个所述交界结构之间断开。
[0008]在本申请的一个实施方式中，每个所述分界区均设置有所述栅线缝隙结构。
[0009]在本申请的一个实施方式中，位于所述分界区的每个所述栅线缝隙结构均贯穿至少一个所述交界结构。
[0010]在本申请的一个实施方式中，所述台阶的顶面为所述栅极层的顶面，所述三维存储器还包括位于各个所述台阶的顶面的加厚部，其中，所述加厚部由导电材料形成，且所述加厚部与相邻于该加厚部所在的台阶的上层台阶的端面之间具有间隔。
[0011]在本申请的一个实施方式中，所述三维存储器还包括：介质层，至少覆盖所述台阶区，将各个所述加厚部和相邻的台阶的端面间隔开。
[0012]在本申请的一个实施方式中，所述三维存储器还包括：栅极接触部，由导电材料形
成，贯穿所述介质层并延伸至所述加厚部。
[0013]本申请的另一方面提供了一种三维存储器的制备方法，该方法包括：在衬底上形成电介质叠层结构；在所述电介质叠层结构的台阶区沿第一方向形成多个分区，其中，沿第二方向每个所述分区包括多级台阶，相邻的两个所述分区之间具有分界区，在所述分界区内，相邻台阶的交界部位构成交界结构；所述第一方向与所述第二方向相互交叉，且分别与所述电介质叠层结构的堆叠方向垂直；以及形成贯穿所述电介质叠层结构的栅线缝隙结构；其中部分所述栅线缝隙结构位于所述分界区、并贯穿至少一个所述交界结构。
[0014]在本申请的一个实施方式中，所述电介质叠层结构包括交替堆叠的多个栅极牺牲层和绝缘层，所述栅极牺牲层暴露于所述台阶的顶面，以及在形成贯穿所述电介质叠层结构的栅线缝隙结构之前，所述方法还包括：形成覆盖于所述台阶的顶面上的、与相邻的上层台阶的端面具有间隙的缓冲层；形成至少覆盖所述缓冲层、并填充于所述间隙的介质层。
[0015]在本申请的一个实施方式中，形成贯穿所述电介质叠层结构的栅线缝隙结构包括：在所述电介质叠层结构远离所述衬底的一侧形成掩模板；对所述掩模板进行图案化以在其中形成包括至少一个栅线缝隙图形的栅线缝隙排布图案，所述栅线缝隙图形沿长度方向覆盖至少一个所述交界结构；经由所述栅线缝隙排布图案刻蚀所述电介质叠层结构，去除所述电介质叠层结构的包括所述交界结构的部分，形成贯穿所述电介质叠层结构的栅线缝隙；以及在所述栅线缝隙中形成所述栅线缝隙结构。
[0016]在本申请的一个实施方式中，位于所述分界区的所述栅线缝隙结构的长度沿所述第二方向延伸。
[0017]在本申请的一个实施方式中，位于所述分界区的所述栅线缝隙结构在相邻的两个所述交界结构之间断开。
[0018]在本申请的一个实施方式中，每个所述分界区均设置有所述栅线缝隙结构。
[0019]在本申请的一个实施方式中，位于所述分界区的每个所述栅线缝隙结构均贯穿至少一个所述交界结构。
[0020]在本申请的一个实施方式中，所述方法还包括：经由所述栅线缝隙，去除所述电介质叠层结构中的所述栅极牺牲层和所述缓冲层，形成牺牲间隙；填充导电材料于所述牺牲间隙，以在所述电介质叠层结构中原所述栅极牺牲层和所述缓冲层所在位置处分别形成栅极层和加厚部；形成贯穿所述介质层并延伸至所述加厚部的接触孔；以及在所述接触孔内填充导电材料形成栅极接触部。
[0021]在本申请的一个实施方式中，所述导电材料包括钨。
[0022]在本申请的一个实施方式中，形成覆盖于所述台阶的顶面上的、与相邻的上层台阶的端面具有间隙的缓冲层包括：形成至少覆盖所述台阶区的缓冲层；以及至少去除覆盖在所述台阶的端面的所述缓冲层的部分，保留覆盖在所述台阶的顶面上的所述缓冲层部分、并使该部分缓冲层与相邻的上层台阶的端面具有间隙。
[0023]在本申请的一个实施方式中，所述缓冲层的材料包括氮化硅。
[0024]本申请的又一方面还提供了一种存储系统，该存储系统可包括至少一个如上所述的三维存储器，以及与至少一个所述三维存储器电连接的存储器控制器，该存储器控制器用于控制至少一个所述三维存储器。
[0025]本申请通过优化设计栅线缝隙的排布形式和排布位置，在形成栅线缝隙的同时去
除分区台阶中至少一个呈“十字”彼此相邻排布的不同高度的四个台阶中间的交界结构，从而去除其在沉积及刻蚀的过程中于原交界结构处易产生的如空洞、端面和/或侧壁残留以及不良堆积等诸多缺陷，进而避免后续以导电材料替换牺牲材料后易造成的不同栅极层间的错误连接等情况，有利于提高后续形成栅极接触部实现各栅极层与外部互连结构电连接的质量。
附图说明
[0026]通过参照以下附图所作的对非限制性实施方式的详细描述，本申请的其它特征、目的和优点将会变得更加明显。本申请的实施方式在附图的图示中以示例性的方式而非限制性的方式示出，在附图中，相同的附图标记指示类似的元件。其中：
[0027]图1是根据一个实施方式在台阶区形成穿通栅极层的接触部的示意图；
[0028]图2是根据一个实施方式在台阶区上形成的缓冲层具有空洞缺陷的示意图；
[0029]图3是根据一个实施方式台阶端面及其邻近区域缓冲层刻蚀残留情况的示意图；
[0030]图4是在图3的基础上，形成栅极层和加厚部后，由于图3所示的刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，其特征在于，包括：堆叠结构，包括交替堆叠的绝缘层和栅极层，所述堆叠结构还包括台阶区，所述台阶区包括沿第一方向排布的多个分区，相邻的两个所述分区之间具有分界区，每个所述分区包括沿第二方向设置的多级台阶；在所述分界区内，相邻台阶的交界部位构成交界结构；所述第一方向与所述第二方向相互交叉，且分别与所述绝缘层和所述栅极层的堆叠方向垂直；以及栅线缝隙结构，所述栅线缝隙结构贯穿所述堆叠结构；其中部分所述栅线缝隙结构位于所述分界区、并贯穿至少一个所述交界结构。2.根据权利要求1所述的三维存储器，其中，位于所述分界区的所述栅线缝隙结构，长度沿所述第二方向延伸。3.根据权利要求2所述的三维存储器，其中，位于所述分界区的所述栅线缝隙结构在相邻的两个所述交界结构之间断开。4.根据权利要求2或3所述的三维存储器，其中，每个所述分界区均设置有所述栅线缝隙结构。5.根据权利要求4所述的三维存储器，其中，位于所述分界区的每个所述栅线缝隙结构均贯穿至少一个所述交界结构。6.根据权利要求1或2所述的三维存储器，其中，所述台阶的顶面为所述栅极层的顶面，所述三维存储器还包括位于各个所述台阶的顶面的加厚部，其中，所述加厚部由导电材料形成，且所述加厚部与相邻于该加厚部所在的台阶的上层台阶的端面之间具有间隔。7.根据权利要求6所述的三维存储器，其中，所述三维存储器还包括：介质层，至少覆盖所述台阶区，将各个所述加厚部和相邻的台阶的端面间隔开。8.根据权利要求7所述的三维存储器，其中，所述三维存储器还包括：栅极接触部，由导电材料形成，贯穿所述介质层并延伸至所述加厚部。9.一种三维存储器的制备方法，其特征在于，包括：在衬底上形成电介质叠层结构；在所述电介质叠层结构的台阶区沿第一方向形成多个分区，其中，沿第二方向每个所述分区包括多级台阶，相邻的两个所述分区之间具有分界区，在所述分界区内，相邻台阶的交界部位构成交界结构；所述第一方向与所述第二方向相互交叉，且分别与所述电介质叠层结构的堆叠方向垂直；以及形成贯穿所述电介质叠层结构的栅线缝隙结构；其中部分所述栅线缝隙结构位于所述分界区、并贯穿至少一个所述交界结构。10.根据权利要求9所述的方法，其中，所述电介质叠层结构包括交替堆叠的多个栅极牺牲层和绝缘层，所述栅极牺牲层暴露于所述台阶的顶面，以及在形成贯穿所述电介质叠层结构的栅线...

【专利技术属性】
技术研发人员：刘云飞，赵祥辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：