三维存储器及其制备方法、存储系统、电子设备技术方案

本申请提供了一种三维存储器及其制备方法、存储系统、电子设备。三维存储器的制备方法包括：交替叠置栅极层和牺牲层以形成叠层结构；形成贯穿所述叠层结构的沟道结构，所述沟道结构包括在沟道孔的内壁上依次形成的阻挡层、电荷捕获层和隧穿层；依次去除所述牺牲层、所述阻挡层的与所述牺牲层对应的部分，以形成牺牲间隙；经所述牺牲间隙将所述电荷捕获层中对应于相邻的所述栅极层之间的部分隔断；在所述牺牲间隙内形成栅极介质层；其中，所述栅极层靠近所述栅极介质层的表面形成有辅助导电层。层。层。

Three dimensional memory and its preparation method, storage system and electronic equipment

【技术实现步骤摘要】
三维存储器及其制备方法、存储系统、电子设备


[0001]本申请涉及半导体
，更具体地，涉及三维存储器及其制备方法、存储系统、电子设备。

技术介绍

[0002]三维存储器通过使用垂直存储器阵列来增加存储密度。三维存储器的制备工艺主要包括：首先在介质层和栅极层交替叠置的叠层结构中形成沟道孔，然后在沟道孔依次沉积功能层和沟道层以形成具有存储功能的沟道结构。
[0003]沟道结构中的功能层是三维存储器完成存储功能的关键结构。具体地，功能层包括在沟道结构的外壁上依次形成的氧化硅
‑
氮化硅
‑
氧化硅(ONO)结构，每个栅极层可与对应的ONO结构功能层相接触。并且栅极层可控制对应的ONO结构以捕获电荷的方式实现存储功能。
[0004]在现有技术中，采用例如氮化硅层作为电荷陷阱(SiN charge trap)，使电荷(空穴或电子)保持在电荷捕获层。然而，在存储过程中，存储于电荷陷阱的电荷会向沟道结构的轴向方向扩散，这会造成每个栅极层对应的电荷捕获层的存储可靠性降低，从而降低三维存储器的保持(retention)特性。如何改善电荷陷阱中的电荷横向扩散(lateral charge spreading)，是本领域技术人员致力于解决的技术问题之一。

技术实现思路

[0005]本申请提供了一种三维存储器的制备方法，该三维存储器的制备方法包括：交替叠置栅极层和牺牲层以形成叠层结构；形成贯穿所述叠层结构的沟道结构，所述沟道结构包括在所述沟道孔的内壁上依次形成的阻挡层、电荷捕获层和隧穿层；依次去除所述牺牲层、所述阻挡层的与所述牺牲层对应的部分，以形成牺牲间隙；经所述牺牲间隙将所述电荷捕获层中对应于相邻的所述栅极层之间的部分隔断；在所述牺牲间隙内形成栅极介质层；其中，所述栅极层靠近所述栅极介质层的表面形成有辅助导电层。
[0006]在一个实施方式中，经所述牺牲间隙将所述电荷捕获层中对应于相邻的所述栅极层之间的部分隔断，包括：刻蚀去除所述电荷捕获层被所述牺牲间隙暴露的部分。
[0007]在一个实施方式中，氧化所述电荷捕获层被所述牺牲间隙暴露的部分以形成氧化层。
[0008]在一个实施方式中，所述栅极层包括依次叠置的第一导电层、半导体层和第二导电层，交替叠置栅极层和牺牲层以形成叠层结构，包括：交替叠置所述第一导电层、所述半导体层、所述第二导电层以及所述牺牲层以形成叠层结构。
[0009]在一个实施方式中，所述方法包括：对所述栅极层执行退火工艺，以使所述栅极层靠近所述栅极介质层的表面形成有辅助导电层。
[0010]在一个实施方式中，所述方法还包括：在去除所述电荷捕获层所暴露的区域中填充氧化层。
[0011]在一个实施方式中，所述方法还包括：在所述栅极层暴露于所述牺牲间隙的表面上形成导电层。
[0012]在一个实施方式中，所述方法包括：对所述导电层和所述栅极层执行退火工艺，以使所述栅极层靠近所述栅极介质层的表面形成有辅助导电层。
[0013]在一个实施方式中，在所述栅极层暴露于所述牺牲间隙的表面上形成导电层，包括：在所述栅极层暴露于所述牺牲间隙的表面以及所述氧化层上形成导电层；以及去除所述氧化层上的所述导电层。
[0014]在一个实施方式中，所述牺牲层的材质包括氮化硅；所述半导体层的材质包括硅；所述第一导电层和所述第二导电层的材质包括金属；以及所述辅助导电层的材质包括金属硅化物。
[0015]在一个实施方式中，所述牺牲层的材质包括氮化硅；所述栅极层的材质包括硅；所述导电层的材质包括金属；以及所述辅助导电层的材质包括金属硅化物。
[0016]本申请另一方面提供了一种三维存储器，包括：叠层结构，包括交替叠置的栅极层以及栅极介质层；以及沟道结构，贯穿所述叠层结构并包括：隧穿层；电荷捕获层，位于所述隧穿层的外侧并被所述栅极介质层间隔成多个电荷捕获部；以及阻挡层，位于所述电荷捕获层的外侧并被所述栅极介质层间隔成多个阻挡部。
[0017]在一个实施方式中，所述栅极层包括交替叠置的第一辅助导电层、半导体层和第二辅助导电层，其中，所述第一辅助导电层和所述第二辅助导电层的材质包括金属硅化物；以及所述半导体层的材质包括硅。
[0018]在一个实施方式中，所述沟道结构还包括：沟道层，位于所述隧穿层的内侧。
[0019]本申请另一方面提供了一种存储系统。所述存储系统包括控制器及上述三维存储器，所述控制器耦合至所述三维存储器，且用于控制所述三维存储器存储数据。
[0020]本申请另一方面提供了一种电子设备，包括：上述存储系统。
[0021]根据本申请的一个或多个实施方式，通过将电荷捕获层中对应于相邻的栅极层之间的部分隔断，可使与相邻的栅极层对应的电荷捕获层产生绝缘间隔，能够有效地抑制每个栅极层对应的电荷捕获层的侧向扩散，提高电荷捕获层的存储可靠性，从而提高制备完成后的三维存储器的存储保持特性；以及
[0022]根据本申请的一个或多个实施方式，通过在栅极层靠近栅极介质层的表面形成辅助导电层，可以提高栅极层的导电性能，进而可以在保证栅极层的导电性能的基础上降低栅极层的厚度；
[0023]根据本申请的一个或多个实施方式，通过置换牺牲层且不置换栅极层，便可实现在保证三维存储器导电性能的基础上，将电荷捕获层中对应于相邻的栅极层之间的部分隔断。相较于传统工艺中的分别置换栅极层和牺牲层才能实现上述目的，本申请通过仅置换牺牲层而无需置换栅极层，有利于减小整体结构的坍塌。
附图说明
[0024]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
[0025]图1是根据本申请的示例性实施方式的三维存储器的制备方法的流程图；
[0026]图2至图10是根据本申请的示例性实施方式的三维存储器的制备方法的工艺步骤图；
[0027]图11至图18是根据本申请的示例性实施方式的三维存储器的制备方法的工艺步骤图；
[0028]图19是根据本申请的一个实施方式的存储系统的结构示意图；以及
[0029]图20是根据本申请的一个实施方式的电子设备的结构示意图。
具体实施方式
[0030]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。
[0031]应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制，尤其不表示任何的先后顺序。因此，在不背离本申请的教导的情况下，本申请中讨论的第一导电层也可被称作第二导电层，反之亦然。
[0032]在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，包括：交替叠置栅极层和牺牲层以形成叠层结构；形成贯穿所述叠层结构的沟道结构，所述沟道结构包括在沟道孔的内壁上依次形成的阻挡层、电荷捕获层和隧穿层；依次去除所述牺牲层、所述阻挡层的与所述牺牲层对应的部分，以形成牺牲间隙；经所述牺牲间隙将所述电荷捕获层中对应于相邻的所述栅极层之间的部分隔断；在所述牺牲间隙内形成栅极介质层；其中，所述栅极层靠近所述栅极介质层的表面形成有辅助导电层。2.根据权利要求1所述的制备方法，其特征在于，经所述牺牲间隙将所述电荷捕获层中对应于相邻的所述栅极层之间的部分隔断，包括：刻蚀去除所述电荷捕获层被所述牺牲间隙暴露的部分。3.根据权利要求1所述的制备方法，其特征在于，经所述牺牲间隙将所述电荷捕获层中对应于相邻的所述栅极层之间的部分隔断，包括：氧化所述电荷捕获层被所述牺牲间隙暴露的部分以形成氧化层。4.根据权利要求1
‑
3中任一项所述的制备方法，其特征在于，所述栅极层包括依次叠置的第一导电层、半导体层和第二导电层，交替叠置栅极层和牺牲层以形成叠层结构，包括：交替叠置所述第一导电层、所述半导体层、所述第二导电层以及所述牺牲层以形成叠层结构。5.根据权利要求4所述的制备方法，其特征在于，所述方法包括：对所述栅极层执行退火工艺，以使所述栅极层靠近所述栅极介质层的表面形成有辅助导电层。6.根据权利要求2所述的制备方法，其特征在于，所述方法还包括：在去除所述电荷捕获层所暴露的区域中填充氧化层。7.根据权利要求3或6所述的制备方法，其特征在于，所述方法还包括：在所述栅极层暴露于所述牺牲间隙的表面上形成导电层。8.根据权利要求7所述的制备方法，其特征在于，所述方法包括：对所述导电层和所述栅极层执行退火...

【专利技术属性】
技术研发人员：杜小龙，高庭庭，孙昌志，刘小欣，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：