三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法，所述方法包括：在衬底上形成包括交替堆叠的绝缘层和牺牲层的叠层结构，并形成贯穿叠层结构的沟道孔；通过沟道孔对部分牺牲层进行刻蚀，以形成第一凹槽；在沟道孔和第一凹槽的内壁形成第一填充层，并在第一凹槽内的第一填充层上形成第二填充层；以及对未被第二填充层覆盖的部分第一填充层进行氧化处理以形成多个氧化部。氧化部。氧化部。

Three dimensional memory and its preparation method

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

技术介绍

[0002]三维存储器件的存储密度大、存储量高，在近些年得到了不断地发展和广泛的应用。一般来说，在3D NAND结构中，包括垂直交替堆叠的多层栅极层和绝缘层。但是随着存储容量的增大，堆叠层数也随之增加，以及存储器的小型化趋势，层间高度减小，因此存储器在进行读写过程中存在严重的干扰，严重影响存储器的性能。
[0003]因此，在不改变存储器高度的前提下，减小字线之间的耦合干扰是亟待解决的问题。

技术实现思路

[0004]本申请的一些实施方式提供了可至少部分解决现有技术中存在的上述问题的三维存储器及其制备方法。
[0005]根据本申请的一个方面，提供一种三维存储器的制备方法，所述方法可包括：在衬底上形成包括交替堆叠的绝缘层和牺牲层的叠层结构，并形成贯穿所述叠层结构的沟道孔；通过所述沟道孔对部分所述牺牲层进行刻蚀，以形成第一凹槽；在所述沟道孔和所述第一凹槽的内壁形成第一填充层，并在所述第一凹槽内的第一填充层上形成第二填充层；以及对未被所述第二填充层覆盖的部分所述第一填充层进行氧化处理以形成多个氧化部。
[0006]在本申请一个实施方式中，在所述第一凹槽内的第一填充层上形成第二填充层可包括：在形成于所述第一凹槽内和所述沟道孔内壁的第一填充层上沉积第二填充层；以及去除所述第二填充层位于所述第一凹槽外部的部分，而保留位于所述第一凹槽内的部分。/>[0007]在本申请一个实施方式中，每个所述氧化部的体积可大于与其对应的所述第一填充层在氧化前的体积。
[0008]在本申请一个实施方式中，所述方法还可包括：去除所述第一凹槽内的所述第一填充层和所述第二填充层；以及在多个所述第一凹槽内部形成沟道牺牲层。
[0009]在本申请一个实施方式中，在多个所述第一凹槽内部形成沟道牺牲层，可包括：经由所述沟道孔，沉积沟道牺牲层，所述沟道牺牲层位于所述第一凹槽内部以及覆盖所述氧化部。
[0010]在本申请一个实施方式中，所述方法还可包括：去除相邻的所述氧化部的间隔内以及所述沟道孔内壁的所述沟道牺牲层，形成第二凹槽；在相邻的所述第二凹槽的内壁以及所述沟道孔内壁形成第一介质层，并在所述第一介质层表面依次形成第一阻挡层和电荷捕获层；以及去除所述沟道孔内壁的所述电荷捕获层，使所述电荷捕获层位于所述第二凹槽内部。
[0011]在本申请一个实施方式中，所述方法还可包括：去除部分所述沟道牺牲层，使剩余
的所述沟道牺牲层位于所述第一凹槽内以及部分相邻的所述氧化部的间隔内；对所述氧化部的间隔内的所述沟道牺牲层进行氧化处理，在多个相邻的所述氧化部之间形成第三凹槽，所述氧化处理后的所述沟道牺牲层与所述多个间隔的氧化部组成第二阻挡层；在所述第二阻挡层表面形成电荷捕获层；以及去除所述沟道孔内壁的所述电荷捕获层，使所述电荷捕获层位于所述第三凹槽内部。
[0012]在本申请一个实施方式中，所述牺牲层与所述沟道牺牲层材料相同。
[0013]在本申请一个实施方式中，所述方法还可包括：形成贯穿所述叠层结构并延伸至所述衬底的栅线缝隙；以及经由所述栅线缝隙将所述牺牲层和所述沟道牺牲层置换为栅极层。
[0014]在本申请一个实施方式中，所述第一填充层的材料可包括多晶硅。
[0015]本申请另一方面提供了一种三维存储器，所述三维存储器可包括：衬底；堆叠结构，位于所述衬底上，包括交替堆叠的绝缘层和栅极层；以及多个氧化部，位于所述绝缘层一端，与所述绝缘层对应设置。
[0016]在本申请一个实施方式中，所述存储器还包括：沟道结构，贯穿所述堆叠结构，并包括沟道填充层，以及依次围绕所述沟道填充层的沟道层、隧穿层、非连续的电荷捕获层和阻挡层，其中非连续的电荷捕获层包括多个存储子结构，所述存储子结构与所述栅极层对应设置。
[0017]在本申请一个实施方式中，在垂直于所述衬底的方向上，所述氧化部的高度可大于所述绝缘层的高度。
[0018]在本申请一个实施方式中，所述阻挡层可包括第一阻挡层，所述第一阻挡层与部分所述隧穿层包围所述存储子结构。
[0019]在本申请一个实施方式中，所述阻挡层可包括多个间隔的所述氧化部和栅极阻挡层，其中，所述栅极阻挡层位于所述栅极层一端，多个间隔的所述氧化部和所述栅极阻挡层以及部分所述隧穿层包围所述存储子结构。
[0020]在本申请一个实施方式中，所述沟道结构还可包括：包围所述第一阻挡层的第一介质层。
[0021]在本申请一个实施方式中，所述氧化部的材料可包括氧化硅。
[0022]在本申请一个实施方式中，在垂直于衬底的方向上，所述电荷捕获层的高度小于所述栅极层的高度。
[0023]根据本申请的一个方面，提供一种存储器系统，所述存储器系统包括：如上述的三维存储器；以及控制器，与所述三维存储器电连接，并控制所述三维存储器执行操作指令。
[0024]根据本申请示例性的实施方式，通过形成与牺牲层对应的多个氧化部，可后续工艺中形成的分立电荷捕获层，并且通过对部分第一填充层进行氧化，可进一步缩小分立电荷捕获层在垂直于衬底方向上的宽度，可减少存储在其中的电荷沿着垂直于衬底的方向上扩散，减少电荷捕获层中存储电荷的损失。并且通过对叠层结构中的部分牺牲层进行刻蚀，形成多个第一凹槽，可在后续工艺中在多个第一凹槽中形成部分沟道结构，并不额外占用沟道孔的宽度，因此可在沟道孔宽度不增大的基础上，降低相邻存储单元之间的干扰，增强三维存储器的数据保留能力，提升存储器的有效性和可靠性。
附图说明
[0025]通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
[0026]图1为根据本申请示例性实施方式的三维存储器的制备方法流程图；
[0027]图2
‑
图8为根据本申请示例性实施方式的三维存储器的部分制备过程剖面示意图；
[0028]图9A
‑
图9G为根据本申请一示例性实施方式的三维存储器的制备过程的剖面示意图；
[0029]图10A
‑
图10F为根据本申请另一示例性实施方式的三维存储器的制备过程的剖面示意图；以及
[0030]图11A和图11B为根据本申请示例性实施方式的存储器系统的示意图。
具体实施方式
[0031]为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
[0032]在附图中，为了便于说明，已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述方法包括：在衬底上形成包括交替堆叠的绝缘层和牺牲层的叠层结构，并形成贯穿所述叠层结构的沟道孔；通过所述沟道孔对部分所述牺牲层进行刻蚀，以形成第一凹槽；在所述沟道孔和所述第一凹槽的内壁形成第一填充层，并在所述第一凹槽内的第一填充层上形成第二填充层；以及对未被所述第二填充层覆盖的部分所述第一填充层进行氧化处理以形成多个氧化部。2.根据权利要求1所述的方法，其中，在所述第一凹槽内的第一填充层上形成第二填充层包括：在形成于所述第一凹槽内和所述沟道孔内壁的第一填充层上沉积第二填充层；以及去除所述第二填充层位于所述第一凹槽外部的部分，而保留位于所述第一凹槽内的部分。3.根据权利要求1所述的方法，其中，每个所述氧化部的体积大于与其对应的所述第一填充层在氧化前的体积。4.根据权利要求1所述的方法，其中，所述方法还包括：去除所述第一凹槽内的所述第一填充层和所述第二填充层；以及在多个所述第一凹槽内部形成沟道牺牲层。5.根据权利要求4所述的方法，其中，在多个所述第一凹槽内部形成沟道牺牲层包括：经由所述沟道孔，沉积沟道牺牲层，所述沟道牺牲层位于所述第一凹槽内部以及覆盖所述氧化部。6.根据权利要求5所述的方法，其中，所述方法还包括：去除相邻的所述氧化部的间隔内以及所述沟道孔内壁的所述沟道牺牲层，形成第二凹槽；在相邻的所述第二凹槽的内壁以及所述沟道孔内壁形成第一介质层，并在所述第一介质层表面依次形成第一阻挡层和电荷捕获层；以及去除所述沟道孔内壁的所述电荷捕获层，使所述电荷捕获层位于所述第二凹槽内部。7.根据权利要求5所述的方法，其中，所述方法还包括：去除部分所述沟道牺牲层，使剩余的沟道牺牲层位于所述第一凹槽内以及部分相邻的所述氧化部的间隔内；对所述氧化部的间隔内的所述沟道牺牲层进行氧化处理，在多个相邻的所述氧化部之间形成第三凹槽，所述氧化处理后的所述沟道牺牲层与所述多个间隔的氧化部组成第二阻挡层；在所述第二阻挡层表面形成电荷捕获层；以及去除所述沟道孔内壁的所述电荷捕...

【专利技术属性】
技术研发人员：高庭庭，杜小龙，杨子晋，夏志良，刘小欣，孙昌志，袁伟，吴采宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：